# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-116986

(43)Date of publication of application: 06.05.1998

(51)Int.CI.

H01L 29/78 H01L 21/336

H01L 21/28

(21)Application number : 09-002963

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

10.01.1997

(72)Inventor: MAEDA ATSUSHI

(30)Priority

Priority number: 08221326

Priority date: 22.08.1996


Priority country: JP

#### (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

#### (57)Abstract:

PROBLEM TO BE SOLVED: To reduce contact resistance by silicide technique, reduce the resistance of electrodes such as a gate, a source, a drain, etc., and improve transistor properties such as breakdown strength between the gate and the drain by making the gate electrode in offset structure in a MOS type transistor.

SOLUTION: After formation of a gate electrode 16, source and drain regions 18a and 18b are made offset by the ion implantation using a resist mask 26, and silicide layers 19a and 19b are made on the source and drain regions 18a and 18b, using a silicide technique, in condition that a protective film 23 is made extending over the surface of the semiconductor substrate 13. covering the gate electrode 16, so that the position of one end of the pattern may be apart from the gate electrode 16 more than the resist mask 16.



#### **LEGAL STATUS**

[Date of request for examination]

10.01.2003

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disp sal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of xtinction of right]

Copyright (C): 1998,2003 Japan Patent Office

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2. \*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

#### **CLAIMS**

#### [Claim(s)]

[Claim 1] The semiconductor device characterized by having had the following, having estranged at least one side of the above-mentioned source drain field by the above-mentioned gate electrode and predetermined clearance, and estranging further the above-mentioned silicide layer of the source drain field front face concerned from the above-mentioned gate electrode rather than the source drain field concerned. The gate electrode formed through the gate insulator layer on the semiconductor substrate which consists of single crystal silicon. The source drain field formed in the both sides of this gate electrode. The silicide layer formed in this source drain field front face by the Salicide technology.

[Claim 2] The semiconductor device according to claim 1 characterized by having approached the source field with the gate electrode and estranging a drain field by the above-mentioned gate electrode and predetermined clearance.

[Claim 3] The semiconductor device characterized by arranging the MOS transistor which was equipped with the following, estranged the above-mentioned source field by the above-mentioned gate electrode and predetermined clearance, and estranged further the above-mentioned silicide layer of the source field front face concerned from the above-mentioned gate electrode rather than this source field in the input output buffer which receives an external signal. The gate electrode formed through the gate insulator layer on the semiconductor substrate which consists of single crystal silicon. The source drain field formed in the both sides of this gate electrode. The silicide layer formed in this source drain field front face by the Salicide technology.

[Claim 4] The semiconductor device according to claim 1 to 3 characterized by forming the silicide layer by the Salicide technology also in a gate electrode front face.

[Claim 5] The semiconductor device according to claim 1 to 3 characterized by considering as the two-layer structure on which the polysilicon contest film and the silicide layer carried out the laminating of the gate electrode, and deposited it.

[Claim 6] The semiconductor device which is equipped with the following and characterized by forming the sidewall spacer by the side of the above-mentioned drain field in thick width of face among the above-mentioned sidewall spacers compared with the sidewall spacer by the side of the above-mentioned source field. The gate electrode formed through the gate insulator layer on the semiconductor substrate which consists of single crystal silicon. The sidewall spacer formed in the side attachment wall of these gate electrode both sides. The source drain field formed in the outside of the above-mentioned gate electrode in which this sidewall spacer was formed. The silicide layer formed in the front face of this source drain field and the above-mentioned gate electrode by the Salicide technology.

[Claim 7] The semiconductor device according to claim 6 characterized by forming the sidewall spacer by the side of a drain field by the width of face of the size which do snot exceed about about 0.2 micrometers.

[Claim 8] The semiconductor device according to claim 6 or 7 characterized by forming the sidewall spacer by the side of a source field by width of face with a size of about about 0.1 micrometers.

[Claim 9] The semiconductor device which is equipped with the following and characterized by arranging the MOS transistor which formed the sidewall spacer by the side of the above—mentioned source field in thick width of face among the ab ve—mentioned sidewall spacers compared with the sidewall spacer by the side of the above—mentioned drain field in the input output buffer which receives an external signal. The gate electrode form d through the gate insulator layer on the semiconductor substrate which consists of single crystal silicon. The sidewall spacer form d in the side attachment wall—f these gate electrode both sides. The source drain field formed in the outside of the above—mentioned gate electrode in which this sidewall spacer was formed. The silicide layer formed in the front face of this source drain field and the above—mentioned gate electrode by the Salicide technology.

[Claim 10] The semiconductor device characterized by providing the following. The gate electrode formed through the gate insulator layer on the semiconductor substrate which consists of single crystal silicon. The sidewall spacer formed in one side attachment wall of this gate electrode. The insulator layer pattern which covers the side-attachment-wall front face of another side from on the above-mentioned gate electrode, and extends on the above-mentioned semiconductor substrate. The silicide layer formed in the front face of the source field formed in the outside of the above-mentioned sidewall spacer, the drain field which are formed in the outside of the above-mentioned insulator layer pattern, the LDD field which adjoin this drain field and are formed in the above-mentioned insulator layer pattern lower layer, the field in which the above-mentioned insulator layer pattern of the above-mentioned gate electrode is not formed and the above-mentioned source field, and the above-mentioned drain field by Salicide technology.

[Claim 11] The semiconductor device according to claim 10 characterized by forming a sidewall spacer by width of face with a size of about about 0.1 micrometers.

[Claim 12] The semiconductor device characterized by arranging in the input output buffer which is characterized by providing the following, and which receives an external signal for a MOS transistor. The gate electrode formed through the gate insulator layer on the semiconductor substrate which consists of single crystal silicon. The sidewall spacer formed in one side attachment wall of this gate electrode. The insulator layer pattern which covers the sideattachment—wall front face of another side from on the above—mentioned gate electrode, and extends on the above—mentioned semiconductor substrate. The silicide layer formed in the front face of the drain field formed in the outside of the above—mentioned sidewall spacer, the source field which are formed in the outside of the above—mentioned insulator layer pattern, the LDD field which adjoin this source field and are formed in the above—mentioned insulator layer pattern lower layer, the field in which the above—mentioned insulator layer pattern of the above—mentioned gate electrode is not formed and the above—mentioned source field, and the above—mentioned drain field by Salicide technology.

[Claim 13] The process which forms a gate electrode through a gate insulator layer on the semiconductor substrate which consists of single crystal silicon, Cover the above-mentioned gate electrode, cross it to the adjoining above-mentioned semiconductor substrate front face, and a protective coat is formed. With the process which forms a silicide layer mentioned semiconductor substrate front face of the above-mentioned gate electrode both sides with the Salicide technology, and the ion implantation using the resist mask The above-mentioned gate electrode and the process which forms the source drain field which at least one side estranged by predetermined clearance, The manufacture method of the semiconductor device characterized by the thing used as the position which \*\*\*\*(ed) and is distant from the above-mentioned gate electrode from the edge position of the above-mentioned resist mask in the edge position in the above-mentioned semiconductor substrate front face of the above-mentioned protective coat done fran appearance setup.

[Claim 14] The process which forms a gate electrode through a gate insulator layer on the semiconductor substrate which consists of single crystal silicon, A protective contact at its formed so that the above-mentioned semiconductor substrate front face may not be exposed over predetermined width of face on the above-mentioned semiconductor substrate which adjoins this gate electrode from the gate electrode edge concerned, with the Salicide technology With

the proc ss which forms a silicide layer in the above-mentioned gate electrod front face and the above-mentioned semiconductor substrat front face of the both sides, and the ion implantation using the resist mask The above-mentioned gate electrode and the process which forms the source drain field which at least one side estranged by predetermined clearance. The manufacture m th d of the semiconductor device characterized by the thing used as the position which \*\*\*\*(ed) and is distant from the above-mentioned gate electrod in one edge position of the above-mentioned protective coat from the edge position in the above-mentioned semiconductor substrate front face of the above-mentioned resist mask done for an appearance setup.

[Claim 15] The manufacture method of a semiconductor device characterized by providing the following. The process which forms the 1st insulator layer in the whole surface, carries out anisotropic etching of this 1st insulator layer, and forms the 1st sidewall spacer in the side attachment wall of the above-mentioned gate electrode both sides after forming a gate electrode in the predetermined field on a semiconductor substrate. Subsequently, the process which covers the above-mentioned gate electrode and the sidewall spacer of the above 1st, and forms the 2nd insulator layer in the whole surface. Subsequently, the process as for which the 2nd insulator layer of the above in the sidewall front face of the above 1st of one side of the above-mentioned gate electrode decreases thickness alternatively by the isotropic etching using the resist mask. Carry out whole surface anisotropic etching of the 2nd insulator layer of the account of Gokami, and a sidewall spacer is further formed in the outside of the sidewall spacer of the above 1st. With the process which forms the 2nd sidewall spacer with which width of face is different by right and left on the above-mentioned gate electrode side attachment wall, and the Salicide technology The process which forms a silicide layer in the above-mentioned gate electrode front face and the above-mentioned semiconductor substrate front face of the sidewall spacer outside of the above 2nd, and the process which forms a source drain field with the ion implantation which used the above-mentioned gate electrode and the sidewall spacer of the above 2nd as the mask.

[Claim 16] The manufacture method of a semiconductor device characterized by providing the following. The sidewall spacer which forms an insulator layer in the whole surface, uses a resist mask for this insulator layer, gives anisotropic etching alternatively, and is arranged by one side attachment wall of the above-mentioned gate electrode after forming a gate electrode in the predetermined field on a semiconductor substrate. The process which forms the insulator layer pattern which covers the side-attachment-wall front face of another side from on the above-mentioned gate electrode, and extends on the above-mentioned semiconductor substrate. The process which forms a silicide layer in the above-mentioned gate electrode front face of the field which is not covered by the above-mentioned sidewall spacer and the above-mentioned insulator layer pattern, and the above-mentioned semiconductor substrate front face of the both sides with the Salicide technology. The process which forms a high-concentration source drain field and the low-concentration LDD field which adjoins one side of this source drain field, and is arranged in the above-mentioned insulator layer pattern lower layer with the above-mentioned gate electrode, the above-mentioned sidewall, and the ion implantation that used the above-mentioned insulator layer pattern as the mask.

[Translation done.]

[0002]

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by c mputer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

#### DETAILED DESCRIPTION

[Detailed Description of the Invention] [0001]

[The technical field to which invention belongs] Especially this invention relates to the structure of a MOS transistor where a gate electrode is offset structure, and its manufacture method, about a semiconductor device.

[Description of the Prior Art] <u>Drawing 41</u> is the cross section showing an example of the structure of the MOS transistor which has the gate electrode of the conventional offset structure. The semiconductor substrate to which 1 changes from a silicon single crystal in drawing (a substrate is called hereafter), The field insulator layer for isolation by which 2 was formed in the substrate 1, the gate insulator layer by which 3 was formed on the substrate 1, The gate electrode by which 4 was formed through the gate insulator layer 3 on the substrate 1 and which consists of contest polysilicon, The sidewall spacer with which 5 was formed in gate electrode 4 side attachment wall and which consists of an oxide film, and 6a and 6b are the source fields and drain fields which were formed in the right-and-left both sides of the gate electrode 4 on substrate 1 front face. As shown in <u>drawing 41</u>, pressure-proofing between gate drains is raised by making it the offset structure which was made to estrange the gate electrode 4 with drain field 6b, and formed it.

[0003] Next, drawing 42 is the cross section showing the structure and the manufacture method of a MOS transistor using the conventional Salicide (SALICIDE:Self Aligned Silicide) technology. As shown in drawing, after using the LOCOS method for a substrate 1 and forming the field insulator layer 2 first, the gate electrode 8 and the sidewall spacer 9 which consist of the gate insulator layer 7 and contest polysilicon by the well-known method are formed one by one (drawing 42 (a)). Next, the source drain fields 10a and 10b are formed in a self-adjustment target with ion-implantation (drawing 42 (b)). Next, by depositing the Ti film 11 on the whole surface (drawing 42 (c)), and performing RTA (Rapid Thermal Anealing) processing to a substrate 1 after that, the Ti film 11 on silicon and the silicon of a ground are made to react, and conversion is carried out to the silicide layer 12. Then, the unreacted Ti film 11 is removed (drawing 42 (d)).

[0004] this shows drawing 42 (d) — as — silicon 8, i.e., gate electrode, top and source drain field 10a and 10b top — low — the silicide layer [ \*\*\*\* ] 12 — self — it is formed conformably and low resistance—ization of electrodes, such as reduction of contact resistance, and the gate, a source drain, can be attained [0005]

[Problem(s) to be Solved by the Invention] The MOS transistor using the conventional Salicide technology had the following troubles, in order to have applied to the MOS transistor from which the gate electrode 4 as showed such Salicide technology by drawing 41 has offset structure, since it was manufactured as mentioned above. Namely, since the gate electrode 4 estranges with drain field 6b and is formed, If it will be in the state where the silicon front face of a substrate 1 was exposed between the gate electrode 4 and drain field 6b and the silicide layer 12 is formed after this using the Salicide technology Since the silicide layer 12 is formed also in the

gate electr de 4 and substrate 1 front face between drain field 6b as shown in <u>drawing 43</u>, the effect by offset structures, such as improvement in pressure-proofing between gate drains, is not acquired.

[0006] This invention is made in order it cancels the above troubles, and aim at offering the structure where of both the reduction in resistance of electrodes, such as reduction—izing of the contact resistance by Salicide technology and the gate, and a source drain, and improvement in transistor characteristics, such as improvement in pressure—proofing between gate drains by making a gate electrode into offset structure, can aim at, and the manufacture method suitable for it in a MOS transistor.

[0007]

[Means for Solving the Problem] The gate electrode formed through the gate insulator layer on the semiconductor substrate to which the semiconductor device concerning the claim 1 of this invention changes from single crystal silicon, It has the source drain field formed in the both sides of this gate electrode, and the silicide layer formed in this source drain field front face by the Salicide technology. At least one side of the above-mentioned source drain field is estranged by the above-mentioned gate electrode and predetermined clearance, and the above-mentioned silicide layer of the source drain field front face concerned is further estranged from the above-mentioned gate electrode rather than the source drain field concerned.

[0008] The semiconductor device concerning the claim 2 of this invention approaches a source field with a gate electrode, and estranges a drain field by the above-mentioned gate electrode and predetermined clearance.

[0009] The gate electrode formed through the gate insulator layer on the semiconductor substrate to which the semiconductor device concerning the claim 3 of this invention changes from single crystal silicon, It has the source drain field formed in the both sides of this gate electrode, and the silicide layer formed in this source drain field front face by the Salicide technology. The MOS transistor which estranged the above-mentioned source field by the above-mentioned gate electrode and predetermined clearance, and estranged further the above-mentioned silicide layer of the source field front face concerned from the above-mentioned gate electrode rather than this source field is arranged in the input output buffer which receives an external signal.

[0010] The semiconductor device concerning the claim 4 of this invention forms the silicide layer by the Salicide technology also in a gate electrode front face.

[0011] Let the semiconductor device concerning the claim 5 of this invention be the two-layer structure on which the polysilicon contest film and the silicide layer carried out the laminating of the gate electrode, and deposited it.

[0012] The gate electrode formed through the gate insulator layer on the semiconductor substrate to which the semiconductor device concerning the claim 6 of this invention changes from single crystal silicon, The sidewall spacer formed in the side attachment wall of these gate electrode both sides, The source drain field formed in the outside of the above—mentioned gate electrode in which this sidewall spacer was formed, It has the silicide layer formed in the front face of this source drain field and the above—mentioned gate electrode by the Salicide technology. The sidewall spacer by the side of the above—mentioned drain field is formed in thick width of face among the above—mentioned sidewall spacers compared with the sidewall spacer by the side of the above—mentioned source field.

[0013] The semiconductor device concerning the claim 7 of this invention forms the sidewall spacer by the side of a drain field by the width of face of the size which does not exceed about about 0.2 micrometers.

[0014] The semiconductor device concerning the claim 8 of this invention forms the sidewall spacer by the side of a source field by width of face with a siz f ab ut about 0.1 microm ters. [0015] The gate electrode formed thr ugh the gat insulator layer on the semiconduct r substrat to which the semiconductor device concerning the claim 9 of this invention changes from single crystal silicon, The sidewall spacer formed in the side attachment wall of this gate electrode bit his sidewall spacer was formed, It has the silicide layer formed in the front

face of this s urce drain field and the above-mentioned gate electrode by the Salicide technology. The MOS transistor which form d the sidewall spacer by the side of the above-mentioned source field in thick width of face among the above-mentioned sidewall spacers compared with the sidewall spacer by the side of the above-mention d drain field is arranged in the input output buffer which receives an external signal.

[0016] Th gate electrode form d through the gate insulat r layer on the semiconductor substrate to which the semiconductor device concerning the claim 10 of this invention changes from single crystal silicon, The sidewall spacer formed in one side attachment wall of this gate electrode, The insulator layer pattern which covers the side-attachment-wall front face of another side from on the above-mentioned gate electrode, and extends on the above-mentioned semiconductor substrate, The source field formed in the outside of the above-mentioned sidewall spacer, and the drain field formed in the outside of the above-mentioned insulator layer pattern, The LDD field which adjoins this drain field and is formed in the above-mentioned insulator layer pattern lower layer, It has the silicide layer formed in the front face of the field in which the above-mentioned insulator layer pattern of the above-mentioned gate electrode is not formed, the above-mentioned source field, and the above-mentioned drain field by the Salicide technology.

[0017] The semiconductor device concerning the claim 11 of this invention forms a sidewall spacer by width of face with a size of about about 0.1 micrometers.

[0018] The gate electrode formed through the gate insulator layer on the semiconductor substrate to which the semiconductor device concerning the claim 12 of this invention changes from single crystal silicon, The sidewall spacer formed in one side attachment wall of this gate electrode, The insulator layer pattern which covers the side-attachment-wall front face of another side from on the above-mentioned gate electrode, and extends on the above-mentioned semiconductor substrate, The drain field formed in the outside of the above-mentioned sidewall spacer, and the source field formed in the outside of the above-mentioned insulator layer pattern, The LDD field which adjoins this source field and is formed in the above-mentioned insulator layer pattern lower layer, The MOS transistor which has the silicide layer formed in the front face of the field in which the above-mentioned insulator layer pattern of the above-mentioned gate electrode is not formed, the above-mentioned source field, and the above-mentioned drain field by the Salicide technology is arranged in the input output buffer which receives an external signal.

[0019] The manufacture method of the semiconductor device concerning the claim 13 of this invention The process which forms a gate electrode through a gate insulator layer on the semiconductor substrate which consists of single crystal silicon, Cover the above-mentioned gate electrode, cross it to the adjoining above-mentioned semiconductor substrate front face, and a protective coat is formed. With the process which forms a silicide layer in the abovementioned semiconductor substrate front face of the above-mentioned gate electrode both sides with the Salicide technology, and the ion implantation using the resist mask It has the above-mentioned gate electrode and the process which forms the source drain field which at least one side estranged by predetermined clearance, and it becomes the position which is distant from the above-mentioned gate electrode from the edge position of the abovementioned resist mask, and an appearance setup of the edge position in the above-mentioned semiconductor substrate front face of the above-mentioned protective coat is carried out. [0020] The manufacture method of the semiconductor device concerning the claim 14 of this invention The process which forms a gate electrode through a gate insulator layer on the semiconductor substrate which consists of single crystal silicon, A protective coat is formed so that the above-mentioned semiconductor substrate front face may not be exposed over predetermin d width of fac on the above-mentioned s miconductor substrate which adjoins this gate electrode from the gate lectrode edge concern d. with the Salicide technology With the process which forms a silicide layer in the above-mentioned gate ele trode front face and the abov -mentioned semiconductor substrate front face of the both sides, and the ion implantati in using the resist mask The abov iminitioned gate electrode and the process which forms the source drain field which at least one side estranged by predetermined clearance, It

\*\*\*\*, and rather than the edge position in the above-mentioned semiconductor substrate front face of the above-mentioned resist mask, it becomes the position distant from the above-mentioned gate electrod, and an appearance setup of one edge position of the above-mentioned protective coat is carried out.

[0021] The manufacture method of the semiconductor device concerning the claim 15 of this invention The process which forms the 1st insulator layer in the whole surface, carries out anisotropic etching of this 1st insulator layer, and forms the 1st sidewall spacer in the side attachment wall of the above-mentioned gate electrode both sides after forming a gate electrode in the predetermined field on a semiconductor substrate, Subsequently with the process which covers the above-mentioned gate electrode and the sidewall spacer of the above 1st, and forms the 2nd insulator layer in the whole surface, by subsequently, the isotropic etching using the resist mask The process as for which the 2nd insulator layer of the above in the sidewall front face of the above 1st of one side of the above-mentioned gate electrode decreases thickness alternatively, Carry out whole surface anisotropic etching of the 2nd insulator layer of the account of Gokami, and a sidewall spacer is further formed in the outside of the sidewall spacer of the above 1st. With the process which forms the 2nd sidewall spacer with which width of face is different by right and left on the above-mentioned gate electrode side attachment wall, and the Salicide technology With the process which forms a silicide layer in the above-mentioned gate electrode front face and the above-mentioned semiconductor substrate front face of the sidewall spacer outside of the above 2nd, and the ion implantation which used the above-mentioned gate electrode and the sidewall spacer of the above 2nd as the mask It has the process which forms a source drain field.

[0022] The manufacture method of the semiconductor device concerning the claim 16 of this invention After forming a gate electrode in the predetermined field on a semiconductor substrate, form an insulator layer in the whole surface, use a resist mask for this insulator layer, and anisotropic etching is given alternatively. With the process which forms the sidewall spacer arranged by one side attachment wall of the above-mentioned gate electrode, and the insulator layer pattern which covers the side-attachment-wall front face of another side from on the above-mentioned gate electrode, and extends on the above-mentioned semiconductor substrate. and the Salicide technology The process which forms a silicide layer in the above-mentioned gate electrode front face of the field which is not covered by the above-mentioned sidewall spacer and the above-mentioned insulator layer pattern, and the above-mentioned semiconductor substrate front face of the both sides. With the above-mentioned gate electrode, the above-mentioned sidewall, and the ion implantation that used the above-mentioned insulator layer pattern as the mask it has the process which forms a high-concentration source drain field and the low-concentration LDD field which adjoins one side of this source drain field, and is arranged in the above-mentioned insulator layer pattern lower layer. [0023]

[Embodiments of the Invention]

The form 1 of implementation of this invention is explained about drawing below form 1. of operation. Drawing 1 is the cross section showing the structure of the MOS transistor by the form 1 of implementation of this invention. The semiconductor substrate to which 13 changes from a silicon single crystal in drawing (a substrate is called hereafter). The field insulator layer for isolation by which 14 was formed in the substrate 13, the gate insulator layer by which 15 was formed on the substrate 13, The gate electrode by which 16 was formed through the gate insulator layer 15 on the substrate 13 and which consists of contest polysilicon, The sidewall spacer with which 17 was formed in gate electrode 16 side attachment wall and which consists of an oxide film, and 18a and 18b The source field formed in the right-and-left both sides of the gate electrode 16 on substrate 13 fr nt face and a drain field, and 19 ar silicid layers, and the silicide layer by which especially 19a was formed in the source field 18a front face, and 19b are the silicide layers formed in the drain field 18b front face. Moreover, the contact hole by which 20 was prepar d in the layer insulation film and 21 was prepared in the layer insulation film 20, and 22 are the electr d wiring lay rs by which connection formation was carried out through the contact h 1 21 at each of the gate lectrode 16, s urce field 18a, and drain field 18b.

[0024] As shown in drawing 1, the gate electrode 16 is the offset structure formed in the drain field 18b and predetermined p sition which carri d out size alienation. Moreover, silicide layer 19b formed in the drain field 18b front face is further formed in the predetermined positi n which carried out size alienation from the gate electrode 16 compared with drain field 18b. That is, this silicide layer 19b is formed in the whole drain field 18b front face except for the field of the predetermined width of face of the gate electrode 16 side-edge section in drain field 18b. Moreover, the contact hole 21 on drain field 18b is formed in a silicide layer 19b formation field. [0025] Thus, the manufacture method of the MOS transistor constituted is shown below based on drawing 2 - drawing 10. First, after using the LOCOS method for a substrate 13 and forming the field insulator layer 14, the gate electrode 16 which consists of the gate insulator layer 15 and contest polysilicon by the well-known method, and the sidewall spacer 17 are formed one by one (drawing 2). Next, after forming for example, SiO2 film 23a in the whole surface (drawing 3 ), the photoresist film 24 is formed the whole surface on it, and it patternizes with a phot lithography technology ( drawing 4 ). SiO2 film 23a of a ground is \*\*\*\*\*\*\*\*\*ded by using this resist pattern 24 as a mask, the gate electrode 16 is crossed to substrate 13 front face by the side of the drain which covers and adjoins, and the protective coat 23 which consists of SiO2 film 23a is formed. The photoresist film 24 is removed after that ( drawing 5 ). [0026] Next, by forming the Co film 25 in the whole surface ( drawing 6 ), and performing RTA processing to a substrate 13 after that, the Co film 25 on silicon and the silicon of a ground are made to react, and conversion is carried out to the silicide layer 19 ( drawing 7 ). Then, after 20H2 processing removes, a protective coat 23 is removed for the unreacted Co film 25. Thereby, the silicide layers 19a and 19b are formed on the substrate 13 silicon with which the protective coat 23 was not formed in the front face (drawing 8). [0027] Next, the photoresist film 26 is formed in the whole surface, and it patternizes with a phot lithography technology. Impurity pouring is performed with ion-implantation from on a substrate 13 by using this resist pattern 26 as a mask, and source field 18a and drain field 18b are formed. The resist pattern 26 used for the pouring mask at this time is gone across and formed in substrate 13 front face by the side of the drain which adjoins from the gate electrode 16, and its edge position in the substrate 13 front face is closer to the gate electrode 16 than the edge position in substrate 13 front face of the protective coat 23 used at the time of silicide layer 19 formation of a last process. Thereby, source field 18a and drain field 18b in which the silicide layers 19a and 19b were formed, respectively are formed in a front face at the both sides of the gate electrode 16. Although this source field 18a approaches the gate electrode 16 and it is formed, the gate electrode 16 and predetermined carry out size alienation, drain field 18b is formed, compared with drain field 18b, from the gate electrode 16, predetermined carries out size alienation further and silicide layer 19b of a drain field 18b front face is formed ( drawing 9 ). [0028] Next, after removing the photoresist film 26 ( drawing 10 ), the layer insulation film 20 is formed in the whole surface, and opening of the contact hole 21 is carried out. Then, after forming the electrode wiring layer 22 in the whole surface so that a contact hole 21 may be embedded, connection formation is carried out through a contact hole 21 by carrying out patterning at each of the gate electrode 16, source field 18a, and drain field 18b. At this time, the electrode wiring layer 22 is connected through the silicide layers 19a and 19b in source field 18a and drain field 18b (refer to drawing 1). Then, predetermined processing is performed and a MOS transistor is completed.

[0029] With the form 1 of the above-mentioned implementation, where it covered the gate electrode 16 and a protective coat 23 is gone across and formed in substrate 13 front face by the side of an adjoining drain, the silicide layers 19a and 19b are formed using the Salicide technology. For this reason, silicide layer 19b formed in substrate 13 front face by the side of a drain is estranged from the gate electrode 16 by predetermin d clearanc, and this clearance is determined by the edge position in substrate 13 front face of a protective coat 23. Moreover, the resist pattern 26 gone across and formed in substrate 13 front face by the side of an adjoining drain from the gate electrode 16 is used for a pouring mask in the case of the ion implantation for source field 18a and drain field 18b formation. For this reason, drain field 18b estranges only the clearance determined by the edge position in substrate 13 front face of the resist pattern 26

from the gate electrode 16, and is formed. Furthermore, rather than the edge position of a protective coat 23, since the edge position in substrate 13 front face of the resist pattern 26 is close to the gate electrode 16, the MOS transistor of the offset structure formed in the position which silicide layer 19b of a drain field 18b front face stranged from the gate electrode 16 further rather than drain field 18b can manufacture it easily.

[0030] Although the silicide layer 19 formed by the Salicide t chnology spr ads a little and is formed from the size of the request on a design, as mentioned above, it can fully take the margin on manufacture by forming silicide layer 19b so that it may be made to estrange from the gate electrode 16 further rather than drain field 18b. For this reason, from a drain field 18b front face, spread silicide layer 19b, it is not formed even on a substrate 13, and the effect by offset structure is not spoiled. The MOS transistor which has the outstanding property having both effects of improvement in pressure—proofing between gate drains by offset structure, and reduction of the contact resistance by the Salicide technology and the reduction in resistance of the source drain fields 18a and 18b by this is obtained.

[0031] In addition, although the source drain fields 18a and 18b were formed with the form 1 of the above-mentioned implementation after forming the silicide layer 19, after forming the source drain fields 18a and 18b with an ion implantation using the resist pattern 26, a protective coat 23 may be used, the silicide layer 19 may be formed with the Salicide technology, and the same effect is done so.

[0032] Moreover, although SiO2 film 23a was used for the protective coat 23 with the form 1 of the above-mentioned implementation, you may use other insulator layers, such as SiN and SiON. Moreover, you may make other refractory metals, such as Ti and nickel, silicide-ize instead of Co also in the silicide layer 19.

[0033] The form 2 of form 2. of operation, next implementation of this invention is explained about drawing. <u>Drawing 11</u> is the cross section showing the structure of the MOS transistor by the form 2 of implementation of this invention. As shown in <u>drawing 11</u>, in the MOS transistor by the form 1 of the above-mentioned implementation, silicide layer 19c is formed also on the gate electrode 16.

[0035] Next, by forming the Co film 25 in the whole surface ( drawing 16 ), and performing RTA processing to a substrate 13 after that, the Co film 25 on silicon and the silicon of a ground are made to react, and conversion is carried out to the silicide layer 19 ( drawing 17 ). Then, after 20H2 processing removes, a protective coat 27 is removed for the unreacted Co film 25. Thereby, the silicide layers 19a, 19b, and 19c are formed on both sides of the gate electrode 16 on the gate electrode 16 which consists of a polysilicon contest film the substrate 13 silicon top with which the protective coat 27 was not formed in the front face ( drawing 18 ).

[0036] Next, source field 18a and drain field 18b are formed with ion-implantation by using the resist pattern 26 as a mask like the form 1 of the above-mentioned implementation. At this time, the r sist pattern 26 is clos r to the gate el ctrode 16 than one [ which was gone across and formed in substrate 13 front face by the side of the drain which adjoins from the gate electrode 16, and used the edge p sition in the substrate 13 front face at the time of silicide layer 19 formation of a last process ] edge position of a protectiv coat 27 ( drawing 19 ). Then, like the form 1 of th above-mentioned implem ntation, after removing the phot resist film 26 ( drawing 20 ), the layer insulation film 20, a contact hole 21, and the electrode wiring layer 22 are formed

one by one (refer to <u>drawing 11</u>), predetermined processing is performed, and a MOS transistor is completed.

[0037] With the form 2 of the above-mentioned implementation, on the substrate 13 by the side of the drain which adjoins the gate electrode 16, where a protective coat 27 is formed so that substrat 13 front fac may not be exposed over predetermined width of face from gate electr de 16 edge, the silicide layers 19a, 19b, and 19c are formed using the For this reason, silicide layer 19c is further formed also on the gate electrode 16 with the same silicide layers 19a and 19b as the form 1 of the above-mentioned implementation. thus, the gate electrode 16 top — low — in order to form silicide layer 19c [ \*\*\*\* ], reduction in resistance of the gate electrode 16 and reduction-ization of the contact resistance to the gate electrode 16 can be attained, and improvement in the speed of a circuit progresses further [0038] In addition, formation of the silicide layer 19 and formation of the source drain fields 18a and 18b could make sequence of formation reverse, and could make other insulator layer and other refractory metals silicide-ize also with the material of a protective coat 27, and the material of the silicide layer 19 also in the form of this operation like the form 1 of the above-mentioned implementation.

[0039] The form 3 of form 3. of operation, next implementation of this invention is explained about drawing. Drawing 21 is the cross section showing the structure of the MOS transistor by the form 3 of implementation of this invention. As shown in drawing 21, the gate electrode 16 is made into polycide structure, i.e., the two-layer structure of polysilicon contest film 16a and silicide layer 16b, in the MOS transistor by the form 1 of the above-mentioned implementation. In case the gate electrode 16 is formed, after carrying out the laminating of polysilicon contest film 16a and the silicide layer 16b by the manufacture method in the form 1 of the above-mentioned implementation, it is made polycide structure by carrying out patterning. It is the same as that of the form of the above-mentioned implementation except [ all ] the manufacture method of this gate electrode 16, and structure.

[0040] making the gate electrode 16 into polycide structure with the form 3 of this operation — the form 2 of the above-mentioned implementation — the same — low — since silicide layer 16b [ \*\*\*\* ] is formed also in the gate electrode 16, reduction in resistance of the gate electrode 16 and reduction-ization of the contact resistance to the gate electrode 16 can be attained, and improvement in the speed of a circuit can be advanced further furthermore — even if it is short gate length compared with the Salicide technology — being stabilized — low — since silicide layer 16b [ \*\*\*\* ] can be formed, the above-mentioned effect is certainly acquired with sufficient reliability

[0041] Although the forms 1–3 of the form 4. above-mentioned implementation of operation showed the MOS transistor of the offset structure which was made to estrange the gate electrode 16 with drain field 18b, and formed it, the offset structure where the gate electrode 16 was made to estrange with a source field shows the example of the MOS transistor using the Salicide technology below. By the way, in semiconductor integrated circuit equipment, in order to lower power consumption, lowering supply voltage to 5V –>3.3V is performed. However, when the circuit apparatus which is not low-battery-ized with a peripheral device etc. remains, the input output buffer which can receive the external signal of 5V as it is is needed.

[0042] Then, what is necessary is just to constitute so that 5V may not be directly impressed to a transistor, even if it is inputted with 5V, without being low-battery-ized by inserting resistance 29 in the source electrode side of a transistor, as shown in the circuit diagram of drawing 22. Drawing 23 is the cross section showing the structure of the semiconductor device which constitutes the input output buffer dealing with 2 power supplies. As shown in drawing, MOS transistor 31 to which the source drain field 30 approached the both sides of the gate electrode 16 is form d in 3.3V activ region, and MOS transistor 33 of offset structur which source field 32a estranged with the gate electrode 16 among the source drain fields 30 and 32a and 32b front face by the Salicide technol gy, respectively, and c mpared with source field 32a, from the gate electrode 16, silicide layer 34a of the source field 32a front face of MOS transist r 33 is estranged further, and is formed especially.

[0043] Thus, in the manufacture method of the MOS transistor by the form 1 of the above—mentioned implementation, that what is necessary is just to reverse a source and drain side, the manufacture method of the semiconductor device constituted can manufacture simultaneously MOS transistor 33 of offset structure, and usual MOS transistor 31 easily by giving the Salicide process and an ion-implantation process without forming the pattern and the resist pattern 26 of a protective coat 23 in the field of MOS transistor 31 then.

[0044] With the form of this operation, MOS transistor 33 of 5V active region is written as the offset structure which estranged source field 32a and the gate electrode 16, the substrate 13 between the gate electrode 16 and source field 32a plays the role of a parasitism resistance element, and 5V are not directly impressed to a transistor. Moreover, by forming silicide layer 34a by the Salicide technology of a source field 32a front face so that it may be made to estrange from the gate electrode 16 further rather than source field 32a, even on a substrate 13, the margin on manufacture can fully be taken and it is not formed [ spread silicide layer 34a and ] from a source field 32a front face, thereby, the effect which are reduction of the contact resistance by the Salicide technology and low resistance—ization of the source drain fields 32a and 32b is acquired, without spoiling an effect with a parasitism resistance element built—in [ by offset structure / by the side of a source electrode ]

[0045] In addition, the forms 2 or 3 of the above-mentioned implementation may be applied also in this case, and the silicide layer by the Salicide technology may be formed also in gate electrode 16 front face, or the gate electrode 16 may be made into polycide structure.

[0046] Moreover, although the source field or the drain field showed the gate electrode and the estranged thing, the both sides of a source field and a drain field may estrange the forms 1-4 of the above-mentioned implementation with the gate electrode 16 by predetermined clearance, respectively, and they may constitute the MOS transistor which the front face of a source field and a drain field was made to estrange from the gate electrode 16 further, and formed the silicide layer in it from them with the Salicide technology.

[0047] The form 5 of form 5. of operation, next implementation of this invention is explained about drawing. Drawing 24 is the cross section showing the structure of the MOS transistor by the form 5 of implementation of this invention. In drawing, 13–16, and 20–22 are the same as the form 1 of the above-mentioned implementation, and 35a and 35b are the source fields and drain fields which were formed in the right-and-left both sides of the gate electrode 16, and the gate electrode 16 is the drain field 35b and predetermined offset structure which carried out size alienation. Moreover, 36 was formed in the side attachment wall by the side of source field 35a of the gate electrode 16. The sidewall spacer used as the 2nd sidewall spacer (A source side sidewall is called hereafter) and 37 on the side attachment wall by the side of drain field 35b of the gate electrode 16 The sidewall spacer which was formed in width of face thicker than the source side sidewall 36 and which similarly turns into the 2nd sidewall spacer (A drain side sidewall is called hereafter) and 38 are the silicide layers formed in the front face of a gate electrode and the source drain fields 35a and 35b.

[0048] Thus, the manufacture method of the MOS transistor constituted is shown below based on <u>drawing 25</u> – <u>drawing 32</u>. First, like the form 1 of the above-mentioned implementation, after forming the field insulator layer 14 in a substrate 13, the gate insulator layer 15 and the gate electrode 16 which consists of contest polysilicon further are formed. Then, SiO2 film 39 is formed in the whole surface as the 1st insulator layer at about 0.1–0.15-micrometer thickness ( <u>drawing 25</u> ).

[0049] Next, whole surface etchback by RIE is given to SiO2 film 39, and the sidewall spacers 39a and 39b are formed in it to width of face of about about 0.1 micrometers as 1st sidewall spacer at the side attachment wall of gate electrode 16 both sides. Then, the gate electrode 16 and the sidewall spacers 39a and 39b are covered, and SiO2 film 40 is formed in the whole surface as the 2nd insulator layer at about 0.1 micrometers – 0.2 micrometers thickness. Then, the photoresist film 41 is formed the whole surface on SiO2 film 40, it patternizes with a phot lithography technology and the resist patt rn 41 which extends from on a gate electrode 16 formation field on the substrate 13 field by the side of drain field 35b is formed ( drawing 26 ). [0050] Noxt, by using the resist patt rn 41 as a mask, etching removal of the SiO2 film 40 of a

ground is carried out by isotropic etching until it becomes about 20–30nm thickness ( <u>drawing 27</u>). Then, after removing the photoresist film 41 ( <u>drawing 28</u>), whole surface etchback by RIE is given and the source side sidewall 36 with a width of face of about about 0.1 micrometers and the drain side sidewall 37 with a width of face of about 0.15–0.2 microm ters are formed in the side attachm nt wall of the gate electrode 16 ( <u>drawing 29</u>).

[0051] Next, by forming the Co film 42 in the whole surface ( drawing 30 ), and performing RTA processing to a substrate 13 after that, the Co film 42 on silicon and the silicon of a ground are made to react, and conversion is carried out to the silicide layer 38. Then, for example, 20H2 processing removes the unreacted Co film 42 ( drawing 31 ). Next, impurity pouring is performed with ion-implantation from on a substrate 13, an impurity is diffused by the postheat treatment and source field 35a and drain field 35b are formed in the substrate 13 of the outside of the gate electrode 16 in which sidewalls 36 and 37 were formed ( drawing 32 ). Then, like the form 1 of the above-mentioned implementation, the layer insulation film 20, a contact hole 21, and the electrode wiring layer 22 are formed one by one (refer to drawing 24 ), predetermined processing is performed, and a MOS transistor is completed.

[0053] Moreover, by formation of the above source side sidewalls 36 and drain side sidewalls 37, in case the silicide layer 38 is formed with the Salicide technology after that, it can prevent that the gate electrode 16 and the source drain fields 35a and 35b connect too hastily. Moreover, the effect of the reduction in resistance of reduction of contact resistance and the gate electrode 16, and the source drain fields 35a and 35b is acquired by formation of this silicide layer 38. Furthermore, width of face is about about 0.1 micrometers, and since source field 35a spreads [ thin ] a little also in the gate electrode 16 direction by diffusion and the source side sidewall 36 is formed, it can prevent increase of the parasitism resistance by alienation with source field 35a and the gate electrode 16.

[0054] Since width of face is the thick thing which is about 0.15–0.20 micrometers, the drain side sidewall 37 serves as offset structure which the gate electrode 16 and drain field 35b estranged, and its pressure-proofing between gate drains improves. moreover, alienation with the gate electrode 16 and drain field 35b — if a size exceeds about about 0.20 micrometers, parasitism resistance will become large too much and the drive performance of a transistor will fall usually—although size control of 0.2 micrometers or less is unreliable in the thing using a phot lithography technology—the form 5 of the above-mentioned implementation—the thickness of SiO2 film 40—the width of face of the drain side sidewall 37—self—in order to determine conformably—a detailed size—reliability—good—easy—controllable—this—alienation with the gate electrode 16 and drain field 35b—a size is controllable similarly Thus, if it controls not to exceed [the drain side sidewall 37] about about 0.20 micrometers for the width of face, the MOS transistor of the offset structure which improved will be obtained, maintaining the good drive performance of a transistor.

[0055] In addition, formation of the silicide layer 38 and formation of the source drain fields 35a and 35b could make s quence of formation reverse, and c uld make other insulator layer and other refractory metals silicide—ize also in the form of this operation also about the material of the 1st insulator layer 39, the 2nd insulator layer 40, and the silicide lay r 38.

[0056] Moreover, alth ugh th width of fac shall be set to ab ut about 0.1 micromet rs and source field 35a and the gate lectr de 16 shall hardly estrange the source sid sidewall 36 with the form of the above—mentioned implementati n By making width of face of the source side

sidewall 36 thinner than the width of face of the drain side sidewall 37 alienati n with source field 35a and the gate electrode 16 — a size — alienation with drain field 35b and the gate electrode 16 — it is good also as a MOS transistor of offset structure smaller than a size [0057] Moreover, a source [ of the MOS transistor of the offs t structure shown with the form of this peration ] and drain side can b r v rsed, and it can also be made to apply to the input output buffer dealing with 2 power supplies shown with the form 4 of the above-mentioned implementation.

[0058] The form 6 of form 6. of operation, next implementation of this invention is explained about drawing. Drawing 33 is the cross section showing the structure of the MOS transistor by the form 6 of implementation of this invention. In drawing, 13–16, and 20–22 are the same as the form 1 of the above-mentioned implementation, and 43a and 43b are the source fields and drain fields which consist of the high concentration diffusion layer formed in the right-and-left both sides of the gate electrode 16, the gate electrode 16 and predetermined carry out size alienation, the LDD field 44 which consists of a low concentration diffusion layer between them adjoins drain field 43b, and this drain field 43b is formed.

[0059] Moreover, 45a was formed in the side attachment wall by the side of source field 43a of the gate electrode 16. A sidewall spacer (a source side sidewall is called hereafter), The insulator layer pattern which 45b covered the side of the gate electrode 16 from on the gate electrode 16, and extended to the predetermined field on the substrate 13 by the side of drain field 43b, and 46 are silicide layers. especially 46a The silicide layer formed in the field in which insulator layer pattern 45b of gate electrode 16 front face is not formed, and 46b and 46c are the silicide layers formed in the front face of source field 43a and drain field 43b, respectively.

[0060] As shown in drawing 33, source 43a is single structure, drains 43b and 44 are LDD structures, source side sidewall 45a is formed in the source side of the gate electrode 16, and insulator layer pattern 45b is formed in a drain side. This insulator layer pattern 45b is formed in the field of the substrate 13 top by the side of drain field 43b with a position of about 0.15-0.20 micrometers from gate electrode 16 edge from the gate electrode 16. Moreover, high—concentration drain field 43b is formed in the substrate 13 of the outside of insulator layer pattern 45b at the substrate 13 of the lower layer [ field / LDD / 44 ] of insulator layer pattern 45b.

[0061] Thus, the manufacture method of the MOS transistor constituted is shown below based on drawing 34 - drawing 40. First, like the form 1 of the above-mentioned implementation, after forming the field insulator layer 14 in a substrate 13, the gate insulator layer 15 and the gate electrode 16 which consists of contest polysilicon further are formed. Then, for example, SiO2 film 45c is formed in the whole surface as an insulator layer at about 0.1-0.15-micrometer thickness (drawing 34).

[0063] Then, when the photoresist film 47 is removed, insulator layer pattern 45b which is wearing the side of the gate electrode 16 and extends from on the gate electrode 16 on the substrate 13 by the side of drain field 43b remains. This insulator layer pattern 45b is arranged so that the edge on the substrate 13 may come to the position of about 0.15—0.20 micrometers from gate electrode 16 edge ( drawing 37 ). Next, by forming the Co film 42 in the whole surface ( drawing 38 ), and p rforming RTA processing t a substrate 13 after that, the Co film 42 on silicon and the silicon of a ground ar made to react, and conversion is carried out to the silicide layer 46. Then, f r example, 20H2 processing removes the unreacted Co film 42 ( drawing 39 ). [0064] N xt, impurity pouring which pours in Lynn with the i n-implantation from a substrate 13 in energy; 100 – 150keV and injection—rate; 1x1013 to 1x1014—/cm2 is performed, an impurity is diffused by the posth at treatment, source field 43a is formed in the substrate 13 of the outsid

of source side sidewall 45a, and drain field 43b is formed in the substrate 13 of the outside of insulator layer pattern 45b. At this time, simultaneously, the LDD field 44 of low concentration, for example, Lynn c ncentrati n,;1017-1018-/cm3 adjoins drain field 43b, and is formed also in the lower layer substrate 13 of insulator layer pattern 45b ( <u>drawing 40</u> ). Then, like the form 1 of the above-mentioned implementation, the layer insulation film 20, a contact hole 21, and the electrode wiring layer 22 are formed one by one (refer to <u>drawing 33</u> ), predetermined processing is performed, and a MOS transistor is completed.

[0065] With the form 6 of the above-mentioned implementation, insulator layer pattern 45b is made to extend from on the gate electrode 16 on the substrate 13 by the side of drain field 43b, and the source drain fields 43a and 43b and the LDD field 44 are formed with an ion implantation by using this insulator layer pattern 45b, source side sidewall 45a, and the gate electrode 16 as a mask. That is, through insulator layer pattern 45b, the LDD field 44 is a diffusion layer by the impurity poured in from the substrate 13, and can set the concentration as a desired value by optimizing the conditions of the thickness of insulator layer pattern 45b, and the energy in the case of an ion implantation.

[0066] Moreover, the LDD field 44 in which such concentration control is possible can form simultaneously with the source drain fields 43a and 43b with an ion implantation once, and manufacture is easy. For this reason, the parasitism resistance in the substrate 13 between drain field 43b and the gate electrode 16 can control easily by controlling the concentration of the LDD field 44. Therefore, at the source field 43a side, increase of parasitism resistance can be prevented like the form 5 of the above-mentioned implementation, and by side, the MOS transistor whose pressure-proofing between gate drains improved is obtained, maintaining the good drive performance of a transistor.

[0067] since [ moreover, ] insulator layer pattern 45b is greatly formed as a pouring mask in the case of an ion implantation from gate electrode 16 edge which becomes effective not only from an outside field but from the real gate electrode 16 — the margin on manufacture — large — becoming — alienation with the gate electrode 16 and drain field 43b — a size — a detailed size — controlling — being easy — the controllability of parasitism resistance improves further [0068] Furthermore, it can have the effect of the reduction in resistance of reduction and the gate electrode 16 of contact resistance, and the source drain fields 43a and 43b collectively by formation of the silicide layer 46 using the Salicide technology.

[0069] In addition, formation of the silicide layer 46 and formation of the source drain fields 43a and 43b could make sequence of formation reverse, and could make other insulator layer and other refractory metals silicide—ize also with the material of an insulator layer 45 and the silicide layer 46 also in the form of this operation.

[0070] Moreover, if the electrode wiring layer 22 is connected to connecting on the gate electrode 16 in a silicide layer 46a formation field, reduction—ization of contact resistance with the gate electrode 16 and the electrode wiring layer 22 can be attained further.

[0071] A source [ of the MOS transistor shown with the form of this operation ] and drain side can be reversed further again, and it can also be made to apply to the input output buffer of 2 power supply reactions shown with the form 4 of the above-mentioned implementation.

[0072]

[Effect of the Invention] According to this invention, at least one side of a source drain field is estranged with a gate electrode as mentioned above. Since the silicide layer by the Salicide technology of the source drain field front face concerned was further estranged from the gate electrode rather than the source drain field concerned, without spoiling the effect of a gate electrode being offset structure, reduction of the contact resistance by the Salicide technology and low resistance—ization of a source drain field can be attained, and it has the property which was excellent at high speed — a semic inductor device is obtained

[0073] Moreover, since a source field approached with a gate electrode and a drain field estrang d with a gate electrod according to this invention, the semiconductor device having the effect of the bette that in pressure—proofing between gate drains by offset structure, and reduction of the contact resistance by Salicide technology and the reduction in resistance of a source drain field which has the property which is excellent at high speed is

#### obtained.

[0074] According to this invention, estrange a source field with a gate electrode and m re ver, the silicide layer by the Salicide technology of a surce field front face Since the MOS transistor further estranged from the gate electrode rather than the source field was arranged in the input output buffer which receives an external signal, it is possible for a parasitism resistance element to be built in a source electrode side, and to receive the external signal which is not low—battery—ized, moreover reduction of the contact resistance by the Salicide technology and low resistance—ization of a source drain field can be attained, and the semiconductor device which has the property which was excellent at high speed is obtained.

[0075] Moreover, according to this invention, since the silicide layer by the Salicide technology was formed also in the gate electrode front face, reduction in resistance of a gate electrode and reduction—ization of the contact resistance to a gate electrode can be attained on it, and improvement in the speed of a semiconductor device can be further advanced to it.

[0076] moreover — even if according to this invention it writes as the two-layer structure on which the polysilicon contest film and the silicide layer carried out the laminating of the gate electrode, and deposited it and is short gate length — being stabilized — low — a silicide layer [\*\*\*\*] can be formed in a gate electrode, and the effect of the reduction in resistance of a gate electrode and reduction—izing of the contact resistance to a gate electrode can be certainly acquired with sufficient reliability

[0077] Moreover, since the sidewall spacer by the side of a drain field formed in width of face thick than the sidewall spacer by the side of a source field, according to this invention, the semiconductor device which has the property which can aim at prevention of increase of the parasitism resistance by the side of a source electrode and improvement in pressure-proofing between gate drains, and can moreover attain simultaneously reduction of the contact resistance by Salicide technology and low resistance-ization of a gate electrode and a source drain field, and which is excellent at high speed is obtained.

[0078] Moreover, maintaining the good drive performance of a transistor, since the sidewall spacer by the side of a drain field was formed by the width of face of the size which does not exceed about about 0.2 micrometers according to this invention, improvement in pressure—proofing between gate drains can be aimed at, and the property of a semiconductor device improves further.

[0079] Moreover, according to this invention, since the sidewall spacer by the side of a source field was formed by width of face with a size of about about 0.1 micrometers, increase of the parasitism resistance by the side of a source electrode can prevent certainly and the property of a semiconductor device improves further.

[0080] Moreover, since the MOS transistor which formed the sidewall spacer by the side of a source field in width of face thicker than the sidewall spacer by the side of a drain field was arranged in the input output buffer which receives an external signal according to this invention, It is possible for a parasitism resistance element to be built in a source electrode side, and to receive the external signal which is not low-battery-ized. And the semiconductor device which has the property which can attain simultaneously reduction of the contact resistance by the Salicide technology and low resistance-ization of a gate electrode and a source drain field, and which was excellent at high speed is obtained.

[0081] Moreover, according to this invention, form a sidewall spacer in the source field side of a gate electrode, form an insulator layer pattern in a drain field side, and a drain field is written as LDD structure. Reduction of contact resistance can prevent increase of the parasitism resistance by the side of a source electrode, can aim at improvement in pressure—proofing between gate drains, maintaining the good drive performance of a transistor, and moreover according to the Salicide technology, The semic nductor devic which has the property which can attain simultan ously low resistance—ization of a gate electrode and a source drain field, and which was excellent at high sp ed is obtained.

[0082] Moreover, according to this invention, sinc the sidewall spacer was formed by width of fac with a size of about about 0.1 micrometers, increase of the parasitism resistance by the side of a source electrode can prevent certainly, and the property of a semiconduct in device.

improves further.

[0083] According to this invention, to the drain field side of a gate electrode moreover, a sidewall spacer Since the MOS transistor which formed the insulat r layer pattern in the source field side, and made the source field LDD structure was arranged in the input output buffer which receives an external signal, It is possible to receive the external signal by which parasitism resistance by the side of a source electrode is not low-battery-ized by increasing. And the semiconductor device which has the property which can attain simultaneously reduction of the contact resistance by the Salicide technology and low resistance-ization of a gate electrode and a source drain field, and which was excellent at high speed is obtained.

[0084] According to this invention, cover a gate electrode, cross it to an adjoining semiconductor substrate front face, form a protective coat, form a silicide layer with the Salicide technology, and with moreover, the ion implantation using the resist mask At least one side forms a gate electrode and the estranged source drain field, and, moreover, the edge position of the above-mentioned protective coat is written as the position which is distant from a gate electrode from the edge position of the above-mentioned resist mask. The silicide layer of the source drain field front face which estranges with a gate electrode and is formed by the ability fully taking the margin on manufacture The effect prevent being spread and formed rather than a lower layer source drain field, and according to offset structure, The semiconductor device which has the property excellent in the high speed having the effect of reduction of the contact resistance by the Salicide technology and the reduction in resistance of a source drain field can be manufactured certainly easily.

[0085] Moreover, a protective coat is formed so that a semiconductor substrate front face may not be exposed over predetermined width of face on the semiconductor substrate which adjoins a gate electrode from a gate electrode edge according to this invention. Form a silicide layer with the Salicide technology and with the ion implantation using the resist mask At least one side forms a gate electrode and the estranged source drain field, and, moreover, the edge position of the above-mentioned protective coat is written as the position which is distant from a gate electrode from the edge position of the above-mentioned resist mask. The silicide layer of the source drain field front face which estranges with a gate electrode and is formed by the ability fully taking the margin on manufacture The effect prevent being spread and formed rather than a lower layer source drain field, and according to offset structure, The reduction and the gate electrode of contact resistance by the silicide layer having been formed in the gate electrode front face and the source drain field front face by the Salicide technology, The semiconductor device having the effect of the reduction in resistance of a source drain field which has the property which was excellent at high speed can be manufactured certainly easily. [0086] Moreover, according to this invention, after forming the 1st sidewall spacer in the side attachment wall of gate electrode both sides, the 2nd insulator layer is formed on it, alternatively, by isotropic etching, the thickness of the 2nd insulator layer on the 1st front face of a sidewall of one side is decreased, whole surface anisotropic etching is carried out after that, and the 2nd sidewall spacer with which width of face is different by right and left on a gate electrode side attachment wall is formed for this reason, alienation with a gate electrode and a source drain field — the semiconductor device which has the property which could control the size with sufficient reliability by the detailed size easily, and was excellent at high speed can be manufactured certainly easily

[0087] Moreover, according to this invention, a sidewall spacer is formed in the one side of a gate electrode, an insulator layer pattern is formed in the other side, and a high-concentration source drain field and the LDD field arranged in an insulator layer pattern lower layer are simultaneously formed with an ion implantation, for this reason, alienation with a gate electrode and a source drain field — the controllability in the detailed size in a size improves, and th concentration of a LDD field can control with sufficient reliability easily The semiconduct r device which has by this the property which was excellent at high sp d can be manufactured certainly easily.

[Translation d ne.]

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### **DESCRIPTION OF DRAWINGS**

[Brief Description of the Drawings] [Drawing 1] It is the cross section showing the structure of the semiconductor device by the gestalt 1 of implementation of this invention. [Drawing 2] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 1 of implementation of this invention. [Drawing 3] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 1 of implementation of this invention. [Drawing 4] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 1 of implementation of this invention. [Drawing 5] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 1 of implementation of this invention. [Drawing 6] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 1 of implementation of this invention. [Drawing 7] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 1 of implementation of this invention. [Drawing 8] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 1 of implementation of this invention. [Drawing 9] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 1 of implementation of this invention. [Drawing 10] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 1 of implementation of this invention. [Drawing 11] It is the cross section showing the structure of the semiconductor device by the gestalt 2 of implementation of this invention. [Drawing 12] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 2 of implementation of this invention. [Drawing 13] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 2 of implementation of this invention. [Drawing 14] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 2 of implementation of this invention. [Drawing 15] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 2 of implementation of this invention. [Drawing 16] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 2 of implementation of this invention. [Drawing 17] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 2 of implementation of this invention. [Drawing 18] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 2 of implementation of this invention. [Drawing 19] It is the cross section showing one process of the manufacture method of the semiconduct r device by the gestalt 2 of implementati n f this inventi n. [Drawing 20] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 2 of implementation of this invention.

[Drawing 21] It is the cross section showing the structure of the semiconductor device by the gestalt 3 of implementation of this invention.

[Drawing 22] It is the circuit diagram of the semiconductor device by the gestalt 4 of implementation of this invention.

[Drawing 23] It is the cross section showing the structure of the semic inductor device by the gestalt 4 of implementation of this invention.

[Drawing 24] It is the cross section showing the structure of the semiconductor device by the gestalt 5 of implementation of this invention.

Drawing 25] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 5 of implementation of this invention.

Drawing 26] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 5 of implementation of this invention.

Drawing 27] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 5 of implementation of this invention.

Drawing 28] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 5 of implementation of this invention.

[Drawing 29] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 5 of implementation of this invention.

Drawing 30 It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 5 of implementation of this invention.

[Drawing 31] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 5 of implementation of this invention.

[Drawing 32] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 5 of implementation of this invention.

Drawing 33 It is the cross section showing the structure of the semiconductor device by the gestalt 6 of implementation of this invention.

Drawing 34] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 6 of implementation of this invention.

[Drawing 35] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 6 of implementation of this invention.

[Drawing 36] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 6 of implementation of this invention.

[Drawing 37] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 6 of implementation of this invention.

<u>[Drawing 38]</u> It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 6 of implementation of this invention.

[Drawing 39] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 6 of implementation of this invention.

[Drawing 40] It is the cross section showing one process of the manufacture method of the semiconductor device by the gestalt 6 of implementation of this invention.

Drawing 41] It is the cross section showing the structure of the conventional semiconductor device.

Drawing 42 It is the cross section showing the structure and the manufacture method of a semiconductor device by conventional example of another.

[Drawing 43] It is a cross section explaining the trouble of the conventional semiconductor device.

#### [Description of Notations]

13 Semiconductor Substrate, 15 Gate Insulator Layer, 16 Gate Electrode, 16a A polysilicon contest film, 16b A silicid layer, 18a Source fi ld, 18b A drain field, 19, 19a, 19b, 19c Silicide layer, 23 A protective coat, 26 The resist pattern as a resist mask, 27 A protective coat, 32a A source field, 32b Drain field, 33 A MOS transistor, 34a, 34b Silicide layer, 35a Source field, 35b A drain field, 36 The source side sid wall as 2nd sidewall spacer, 37 The drain side sidewall as 2nd sidewall spacer, 38 A silicide layer, 39 SiO2 film as the 1st insulator layer, 39a, 39b The 1st sidewall spacer, 40 SiO2 film as the 2nd insulator layer, 41 A resist pattern, 43a A source field,

43b Drain field, 44 A LDD field an	d 45a A sidewall, 45b An	insulator laver pattern 4	5c SiO2 film
as an insulator layer, 46, 46a, 46b	46c A silicide layer, 47	Resist patt rn.	100 0102 111111

[Translation done.]

#### (19)日本国特許庁 (JP)

## (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平10-116986

(43)公開日 平成10年(1998)5月6日

(51) Int. Cl. 6	識別記号	庁内整理番号	FI			技術表示箇所
HOIL 29/78			HO1L 29/78	301	P	•
21/336			21/28	30 i	Ţ	
21/28	301		29/78	301	G	


		審査請求	未請求 都	求項の数	1 6	OL	(全1:	7頁)
(21)出願番号	特願平9-2963	(71)出願/	000	00601	3			
(22)出廢日	平成9年(1997)1月10日			機株式会社 千代田区丸		,-TA	り乗り具	
		(72)発明者		. :	יא כט,	1—18	2世3万	
(31)優先権主張番号	特顯平8-221326		東京都:	千代田区丸	の内	二丁目	2番3号	Ξ
(32) 優先日	平8 (1996) 8月22日		菱電機	朱式会社内				
(33)優先権主張国	日本 (JP)	(74)代理人	、 弁理士	宮田 金	雄	(外3:	名)	
				:				
		ľ						

#### (54)【発明の名称】半導体装置およびその製造方法

#### (57)【要約】

【課題】 ゲート電極がオフセット構造であるMOS型トランジスタにサリサイド技術を適用すると、離間したソース・ドレイン領域とゲート電極との間の半導体基板上にもシリサイド層が形成される。

【解決手段】 ゲート電極16形成後、レジストマスク26を用いたイオン注入によりソース・ドレイン領域18a.18bをオフセットして形成し、パターンの一方端部位置がレジストマスク26のものよりゲート電極16から離れた位置になる様に、保護膜23を、ゲート電極16を覆って半導体基板13表面に渡って形成した状態で、サリサイド技術を用いてソース・ドレイン領域18a、18b上にシリサイド層19a、19bを形成する。



13:平導体基板 15:ザート記扱展 14:ゲート電極 13:ガート電極 18a:ソース領域 18b:ドレイン領域 11:19a,19b:シリナバ層 10

30

#### 【特許請求の范囲】

【請求項1】 単結晶シリコンから成る半導体基板上 に、ゲート絶縁膜を介して形成されたゲート電極と、こ のゲート電極の両側に形成されたソース・ドレイン領域 と、このソース・ドレイン領域表面にサリサイド技術に より形成されたシリサイド暦とを有し、上記ソース・ド レイン領域の少なくとも一方を上記ゲート電極と所定の 離間距離で離間し、当該ソース・ドレイン領域表面の上 記シリサイド侶を、当該ソース・ドレイン領域よりもさ らに上記ゲート電極から随間したことを特徴とする半辺 体装置.

1

【請求項2】 ソース領域をゲート電極と近接し、ドレ イン領域を上記ゲート電極と所定の唯間距離で離間した ことを特徴とする協求項1記位の半導体装配。

に、ゲート絶録膜を介して形成されたゲート電極と、こ のゲート電極の両側に形成されたソース・ドレイン領域 と、このソース・ドレイン領域表面にサリサイド技術に より形成されたシリサイド圏とを有し、上記ソース領域 を上記ゲート電極と所定の隙間距離で隙間し、当該ソー 20 ス領域表面の上記シリサイド慰を、該ソース領域よりも さらに上記ゲート電極から随間したMOS型トランジス 夕を、外部信号を受け取る入出力パッファ内に配設した ことを特徴とする半導体装置。

【請求項4】 ゲート電極表面にも、サリサイド技術に よるシリサイド 
尼を形成したことを特徴とする 
的求項1 ~3のいずれかに記録の半導体装配。

【韜求項5】 ゲート電極をポリシリコン膜とシリサイ ド周とが稂周して堆積された二層樽遺としたことを特徴 とする請求項1~3のいずれかに配贷の半辺体装置。

【胡求項6】 単結晶シリコンから成る半導体基板上 に、ゲート絶録膜を介して形成されたゲート電極と、こ のゲート電極両側の側壁に形成されたサイドウォールス ペーサと、このサイドウォールスペーサが形成された上 記ゲート電極の外側に形成されたソース・ドレイン領域 と、このソース・ドレイン領域および上記ゲート電極の 表面にサリサイド技術により形成されたシリサイド層と を有し、上記サイドウォールスペーサのうち、上記ドレ イン領域側のサイドウォールスペーサを、上記ソース領 域側のサイドウォールスペーサに比べて厚い幅に形成し 40 たことを特徴とする半切体装置。

【請求項7】 ドレイン領域側のサイドウォールスペー サを、約0.2μm程度を越えない寸法の幅で形成した ことを特徴とする額求項6記数の半導体装置。

【額求項8】 ソース領域側のサイドウォールスペーサ を、約0.1μm程度の寸法の幅で形成したことを特徴 とする胡求項6または7記載の半導体装置。

【請求項9】 単結晶シリコンから成る半尋体基板上 に、ゲート絶録膜を介して形成されたゲート電極と、こ

ペーサと、このサイドウォールスペーサが形成された上 記ゲート電極の外側に形成されたソース・ドレイン領域 と、このソース・ドレイン領域および上記ゲート電極の 表面にサリサイド技術により形成されたシリサイド層と を有し、上記サイドウォールスペーサのうち、上記ソー ス領域側のサイドウォールスペーサを、上記ドレイン領 域側のサイドウォールスペーサに比べて厚い幅に形成し たMOS型トランジスタを、外部倡号を受け取る入出力 パッファ内に配設したことを特徴とする半辺体装置。

【脚求項10】 単結晶シリコンから成る半導体基板上 に、ゲート絶録膜を介して形成されたゲート電極と、こ のゲート包径の一方の側壁に形成されたサイドウォール スペーサと、上記ゲート電極上から他方の側壁表面を覆 って上記半導体基板上に延在する絶縁膜パターンと、上 記サイドウォールスペーサの外側に形成されるソース領 域と、上記絶縁膜パターンの外側に形成されるドレイン 領域と、このドレイン領域に隣接して上記絶級膜パター ン下層に形成されるLDD領域と、上記ゲート電極の上 記絶録膜パターンが形成されていない領域、上記ソース 領域、および上記ドレイン領域の表面にサリサイド技術 により形成されたシリサイド的と、を有することを特徴 とする半導体装配。

【請求項11】 サイドウォールスペーサを約0.1 µ m程度の寸法の幅で形成したことを特徴とする簡求項1 0 記载の半導体装置。

【額求項12】 単結晶シリコンから成る半導体基板上 に、ゲート絶縁膜を介して形成されたゲート電極と、こ のゲート電極の一方の側壁に形成されたサイドウォール スペーサと、上記ゲート匈極上から他方の倒壁表面を覆 って上記半導体基板上に延在する絶縁膜パターンと、上 記サイドウォールスペーサの外側に形成されるドレイン 領域と、上記絶録膜パターンの外側に形成されるソース 領域と、このソース領域に隣接して上記絶縁膜パターン 下層に形成されるLDD領域と、上記ゲート包極の上記 絶縁膜パターンが形成されていない領域、上記ソース領 域、および上記ドレイン領域の表面にサリサイド技術に より形成されたシリサイド窓と、を有するMOS型トラ ンジスタを、外部個号を受け取る入出カバッファ内に配 設したことを特徴とする半導体装配。

【 卸求項13】 単結晶シリコンから成る半導体基板上 に、ゲート絶縁膜を介してゲート電極を形成する工程 と、上記ゲート母極を顧い、隣接する上記半導体基板表 面に渡って保護膜を形成して、サリサイド技術により上 記ゲート戦極両側の上記半導体基板表面にシリサイド層 を形成する工程と、レジストマスクを用いたイオン注入 により、上記ゲート電極と所定の階間距離で少なくとも 一方が確問したソース・ドレイン領域を形成する工程 と、を有し、上記保護膜の上記半導体基板表面での端部 位置を、上記レジストマスクの端部位置よりも上記ゲー のゲート電極両側の側壁に形成されたサイドウォールス 50 ト母極からᇋれた位置となる様設定したことを特徴とす

る半導体装置の製造方法。

【請求項15】 半導体基板上の所定領域にゲート電極 を形成した後、全面に第1の絶縁膜を形成し、この第1 の絶縁膜を異方性エッチングして上記ゲート電極両側の 側壁に第1のサイドウォールスペーサを形成する工程 と、次いで上記ゲート電極および上記第1のサイドウォ ールスペーサを取って全面に第2の絶縁膜を形成する工 程と、次いでレジストマスクを用いた等方性エッチング により、上記ゲート電極の片側の上記第1のサイドウォ 一ル表面における上記第2の絶録膜を、選択的に膜厚を 減少させる工程と、その後上記第2の絶録膜を全面異方 性エッチングして上記第1のサイドウォールスペーサの 外側にさらにサイドウォールスペーサを形成して、上記 ゲート電極側壁に、左右で幅の違う第2のサイドウォー ルスペーサを形成する工程と、サリサイド技術により、 上記ゲート電極表面および上記第2のサイドウォールス 30 ペーサ外側の上記半導体基板表面にシリサイド層を形成 する工程と、上記ゲート包板および上記第2のサイドウ ォールスペーサをマスクとしたイオン住入により、ソー ス・ドレイン領域を形成する工程と、を有することを特 徽とする半導体装置の製造方法。

【請求項16】 半導体基板上の所定領域にゲート電極と形成した後、全面に絶縁膜を形成したの絶縁膜を形成したで、全面に絶縁膜を形成したではなりを用いて選択的に異方性エッチングを施りない。上記ゲート電極の一方の側壁で極上から他とではないのでは、上記が一トでは一方の側ででは、上記が一大に延右を形成が出れている。上記が一十年では、上記が一十年では、上記が一十年では、上記が一十年では、上記が一十年では、上記が一十年では、上記が一十年では、上記が一十年では、上記が一十年では、上記が一十年では、上記が一十年では、一方に関域と、このは、1000年間は、1000年間は、1000年間は、1000年間に、1000年間

特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の瓜する技術分野】この発明は半導体装置に関し、特にゲート電極がオフセット构造であるMOS型トランジスタの构造およびその製造方法に関するものである。

[0002]

【従来の技術】図41は従来のオフセット協造ののようシンとの構造の外で示するMOS型トランシの構造の単結晶をである。図において、1はシリコン単結板1におり、2は基板1におり、2は基板1におり、3を基板1に上に形成を発生のである。図が、4は基板1上にが成立に形成を作り、4は基板1上にが成立に形成がである。図41に形成がしたオールスペーサ、6aおよび6bは、スステートがサートがよりである。図41に示形成したオーカーでグラートである。図41に示形成したオーカーをである。図41に示形成したオーカーをである。

【0003】次に、図42は従来のサリサイド(SALICI DE:Self Aligned Silicide)技術を用いたMOS型トランジスタの构造および製造方法を示す断面図である。図に示す様に、まず、基板1にLOCOS法を用いてフィールド絶縁膜2を形成した後、公知の方法によりゲート絶縁膜7、ポリシリコンから成るゲート電極8およびサイドウォールスペーサ9を順次形成する(図42

(a) ) 。次に、イオン注入法により自己協合的にソース・ドレイン領域10a、10bを形成する(図42(b))。次に、全面にTi腹11を堆积し(図42(c))、その後、基板1にRTA(Rapid Thermal An ealing)処理を施すことにより、シリコン上のTi膜11と下地のシリコンとを反応させシリサイド層12に変成させる。この後、未反応のTi膜11を除去する(図42(d))。

【0004】これにより、図42(d)に示す様に、シリコン上、すなわち、ゲート電極8上およびソース・ドレイン領域10a、10b上に低抵抗なシリサイド層12が自己整合的に形成され、コンタクト抵抗の低減や、ゲート、ソース・ドレイン等の電極の低抵抗化が達成できるものである。

[0005]

【発明が解決しようとする課題】 従来のサリサイド技術を用いたMOS型トランジスタは、以上の様に製造されているため、この様なサリサイド技術を図41で示した様な、ゲート電極4がオフセット構造になっているMOS型トランジスタに適用するには、以下の様な問題点があった。即ち、ゲート電極4がドレイン領域6 b と 随間

して形成されているため、ゲート 窓極 4 とドレイン領域 6 b との間で基板 1 のシリコン表面が邱出した状態となり、この後、サリサイド技術を用いてシリサイド層 1 2 を形成すると、図 4 3 に示す様にゲート 電極 4、ドレイン領域 6 b 間の基板 1 表面にもシリサイド層 1 2 が形成されるため、ゲート・ドレイン間耐圧の向上等、オフセット構造による効果が得られない。

【0006】この発明は、以上の様な問題点を解消するためになされたものであって、MOS型トランジスタにおいて、サリサイド技術による、コンタクト抵抗の低減 10化、およびゲート、ソース・ドレイン等の電極の低抵抗化と、ゲート電極をオフセット構造にすることによるゲート・ドレイン間耐圧の向上等、トランジスタ特性の向上とを共に図ることができる構造、およびそれに適した製造方法を提供することを目的とする。

[0007]

【課題を解決するための手段】この発明の放求項1に係る半導体装置は、単結晶シリコンから成る半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と、このゲート電極の両側に形成されたソース・ドレイン領域表面にサリサイド技術により形成されたシリサイド層とを有し、上記ソース・ドレイン領域の少なくとも一方を上記ゲート電域との企業では、当該ソース・ドレイン領域よりもさいまり、当該ソース・ドレイン領域よりもさらに上記ゲート電極から確問したものである。

【0008】この発明の額求項2に係る半導体装配は、ソース領域をゲート電極と近接し、ドレイン領域を上記ゲート電極と所定の雕問距離で健問したものである。

【0010】この発明の額求項4に係る半導体装置は、 ゲート電極表面にも、サリサイド技術によるシリサイド 層を形成したものである。

【0011】この発明の額求項5に係る半導体装置は、 ゲート電極をポリシリコン膜とシリサイド層とが積層し て堆積された二層构造としたものである。

【0012】この発明の譲求項6に係る半導体装置は、単結晶シリコンから成る半導体基板上に、ゲート絶録膜を介して形成されたゲート電極と、このゲート電極両側の側壁に形成されたサイドウォールスペーサと、このサイドウォールスペーサが形成された上記ゲート電極の外 50

倒に形成されたソース・ドレイン領域と、このソース・ドレイン領域および上記ゲート電極の表面にサリサイド技術により形成されたシリサイド間とを有し、上記サイドウォールスペーサのうち、上記ドレイン領域側のサイドウォールスペーサを、上記ソース領域側のサイドウォールスペーサに比べて厚い幅に形成したものである。

【0013】この発明の放求項7に係る半導体装置は、 ドレイン領域側のサイドウォールスペーサを、約0.2 μm程度を越えない寸法の幅で形成したものである。

【0014】この発明の額求項8に係る半導体装置は、ソース領域側のサイドウォールスペーサを、約 $0.1\mu$ m程度の寸法の幅で形成したものである。

【0015】この発明の翻求項9に係る半導体装置は、単結晶シリコンから成る半導体基板上に、ゲート電極と、このゲート電極と、このゲート電極では、このゲート電極では、このがサイドウォールスペーサが形成されたサイドレイン領域の大きにありから、上記ゲートをでは、こののスイイナイン領域および上記ゲートを超過と、面にサリカイドでは、上記がサイイをである。というでは、上記がサイドがカインのでは、上記がサイドがカインのである。

【0016】この発明の翻求項10に係る半導体装置は、単結晶シリコンから成る半導体基板上に、ゲート電極と、このゲート電極の一方の側壁に形成されたサードです。一ルスペーサを、上記ゲート電極上がら他方の側壁表面を取って上記サイドウォールスペーサの外側に形成されるドレインに、形成されるドレイン領域に下上記絶機がインの上記をして、上記ゲート電極の上記を設けて、上記ゲート電極の上記を設けて、上記ゲート電域の上記を設けていないに対して、上記ゲート電域の上記を設けている。というである。

【0017】この発明の節求項11に係る半導体装置 40 は、サイドウォールスペーサを約0.1μm程度の寸法 の幅で形成したものである。

【0018】この発明の額求項12に係る半導体装置は、単結晶シリコンから成る半導体基板上に、ゲート電極と験を介して形成されたゲート電極と、このゲート電極の一方の側壁に形成されたサイドウォールスペーサと、上記ゲート電極上から他方の側壁表面を取って上記半導体基板上に延在する絶縁膜パターンと、上記サイドウォールスペーサの外側に形成されるソース領域と、このソース領域に隣接して上記絶縁膜パターン下層に形成されるソースでは必に、

10

30

れるLDD領域と、上記ゲート貧極の上記絶録膜パター ンが形成されていない領域、上記ソース領域、および上 記ドレイン領域の表面にサリサイド技術により形成され たシリサイド層と、を有するMOS型トランジスタを、 外部信号を受け取る入出力バッファ内に配設したもので ある。

【0019】この発明の蔚求項13に係る半導体装置の 製造方法は、単結晶シリコンから成る半導体基板上に、 ゲート絶縁膜を介してゲート電板を形成する工程と、上 記ゲート電極を覆い、隣接する上記半導体基板表面に渡 って保護膜を形成して、サリサイド技術により上記ゲー ト電極両側の上記半導体基板表面にシリサイド層を形成 する工程と、レジストマスクを用いたイオン注入によ り、上記ゲート電極と所定の隙間距離で少なくとも一方 が雕聞したソース・ドレイン領域を形成する工程と、を 有し、上記保設膜の上記半導体基板表面での端部位置 を、上記レジストマスクの端部位置よりも上記ゲート電 極から離れた位置となる様設定したものである。

【0020】この発明の蔚求項14に係る半導体装置の 製造方法は、単結晶シリコンから成る半導体基板上に、 ゲート絶緑膜を介してゲート超極を形成する工程と、こ 「のゲート電極と隣接する上記半導体基板上に、当該ゲー ト電極端部から所定の幅に渡って上記半導体基板表面が 露出しない様に保設膜を形成して、サリサイド技術によ り、上記ゲート匈極表面およびその両側の上記半導体基 板表面にシリサイド層を形成する工程と、レジストマス クを用いたイオン注入により、上記ゲート電極と所定の 雄間距離で少なくとも一方が隨間したソース・ドレイン 領域を形成する工程と、を有し、上記保設膜の一方の端 部位置を、上記レジストマスクの上記半導体基板表面で の端部位置よりも、上記ゲート電極から離れた位置とな る様設定したものである。

【0021】この発明の勘求項15に係る半期体装置の 製造方法は、半導体基板上の所定領域にゲート母極を形 成した後、全面に第1の絶縁膜を形成し、この第1の絶 録膜を異方性エッチングして上記ゲート登極両側の側壁 に第1のサイドウォールスペーサを形成する工程と、次 いで上記ゲート包極および上記第1のサイドウォールス ペーサを収って全面に第2の絶縁膜を形成する工程と、 次いでレジストマスクを用いた等方性エッチングによ り、上記ゲート電極の片側の上記第1のサイドウォール 表面における上記第2の絶談膜を、選択的に膜厚を減少 させる工程と、その後上記第2の絶縁膜を全面異方性エ ッチングして上記第1のサイドウォールスペーサの外側 にさらにサイドウォールスペーサを形成して、上記ゲー ト電極側壁に、左右で幅の違う第2のサイドウォールス ペーサを形成する工程と、サリサイド技術により、上記 ゲート電極表面および上記第2のサイドウォールスペー サ外側の上記半導体基板表面にシリサイド層を形成する 工程と、上記ゲート電極および上記第2のサイドウォー 50

ルスペーサをマスクとしたイオン注入により、ソース・ ドレイン領域を形成する工程と、を有するものである。 【0022】この発明の額求項16に係る半導体装置の 製造方法は、半導体基板上の所定領域にゲート電極を形 成した後、全面に絶縁膜を形成し、この絶縁膜にレジス トマスクを用いて選択的に異方性エッチングを施して、 上記ゲート母極の一方の側壁に配設されるサイドウォー ルスペーサと、上記ゲート電極上から他方の側壁表面を 取って上記半導体基板上に延在する絶縁膜パターンとを 形成する工程と、サリサイド技術により、上記サイドウ オールスペーサおよび上記絶録膜パターンで取われてい ない領域の、上記ゲート鍵極表面およびその両側の上記 半導体基板表面にシリサイド間を形成する工程と、上記 ゲート食極、上記サイドウォール、および上記絶縁膜パ ターンをマスクとしたイオン注入により、高辺度のソー ス・ドレイン領域と、このソース・ドレイン領域の一方 に隣接して上記絶縁膜パターン下層に配設される低温度 のLDD領域とを形成する工程と、を有するものであ

#### [0023]

【発明の実施の形態】

実施の形態 1. 以下、この発明の実施の形態 1 を図につ いて説明する。図1は、この発明の実施の形態1による MOS型トランジスタの構造を示す断面図である。図に おいて、13はシリコン単結晶から成る半導体基板(以 下、基板と称す)、14は基板13に形成された棄子分 離用のフィールド絶縁膜、15は基板13上に形成され たゲート絶録膜、16は基板13上にゲート絶録膜15 を介して形成された、ポリシリコンから成るゲート電 極、17はゲート匈極16側壁に形成された、酸化膜か ら成るサイドウォールスペーサ、18aおよび18b は、基板13段面でゲート電極16の左右両側に形成さ れたソース領域およびドレイン領域、19はシリサイド Pで、特に19aはソース領域18a表面に形成された シリサイド層、19 bはドレイン領域18 b表面に形成 されたシリサイド層である。また、20は層間絶縁膜、 21は層間絶縁膜20に設けられたコンタクトホール、 22はコンタクトホール21を介してゲート電極16、 ソース領域18aおよびドレイン領域18bのそれぞれ 40 に接続形成された電極配線層である。

【0024】図1に示す様に、ゲート電極16は、ドレ イン領域18bと所定の寸法離間した位配に形成された オフセット樽造である。また、ドレイン領域18b装面 に形成されたシリサイド 2 19 b は、ドレイン領域 1 8 **りと比べて、ゲート電極16からはさらに所定の寸法離** 間した位置に形成される。すなわち、このシリサイド層 19 bは、ドレイン領域18 bにおけるゲート電板16 側端部の所定幅の領域を除いて、ドレイン領域 18b 表 面全体に形成される。また、ドレイン領域18b上のコ ンタクトホール21は、シリサイド層19b形成領域内

に形成される.

【0025】この様に构成されるMOS型トランジスタの製造方法を図2~図10に基づいて以下に示す。まず、基板13にLOCOS法を用いてフィールド絶録取14を形成した後、公知の方法によりゲート絶録取り5、ポリシリコンから成るゲート電極16、およびサイドウォールスペーサ17を順次形成する(図2)。(図2)。(図3)、その上の全面にホトレジストを形成した後し、ホテリソグラフィ技術によりパターン化する(図4)。このトリソグラフィ技術によりパターン化する(図4)。このレジスト・パターン24をマスクとして下地のSIOに腹23aをエッチングして、ゲート電極16を配って、隙23aをエッチングして、ゲート電極16を配って、隙23aをエッチングして、ゲート電極16を配って、隙23aをエッチングして、ゲート電極16を配って、隙23aをエッチングして、ゲート電極16を配って、隙23aを形成する。その後ホトレジスト膜24を除去する(図5)。

【0026】次に、全面にCo膜25を形成し(図6)、その後、基板13にRTA処理を施すことにより、シリコン上のCo膜25と下地のシリコンとを反応させシリサイド層19に変成させる(図7)。この後、未反応のCo膜25を、例えばH.O.処理により除去した後、続いて、保設膜23を除去する。これにより、表面に保設膜23が形成されていなかった基板13シリコン上にシリサイド層19a、19bが形成される(図8)。

【0027】次に、全面にホトレジスト膜26を形成 し、ホトリソグラフィ技術によりパターン化する。この レジスト・パターン26をマスクとして、基板13上か らイオン注入法により不純物注入を行い、ソース領域1 8aおよびドレイン領域18bを形成する。このとき注 入マスクに用いたレジストパターン26は、ゲート領極 16上から隣接するドレイン側の基板13表面に渡って 形成され、その基板13衰面での端部位置は、前工程の シリサイド暦19形成時に用いた保設膜23の基板13 表面での端部位配よりも、ゲート電極16に近いもので ある。これにより、ゲート 超極 160両側に、表面にシ リサイド間19a、19bがそれぞれ形成されたソース 領域18aおよびドレイン領域18bが形成される。こ のソース領域18aはゲート銘極16に近接して形成さ れるが、ドレイン領域18bはゲート包板16と所定の 寸法離問して形成され、ドレイン領域18b表面のシリ サイド尼19bは、ドレイン領域18bと比べて、ゲー ト電極16からはさらに所定の寸法離間して形成される (図9)。

領域18 a およびドレイン領域18 b においては、電極配線局22 はシリサイド局19 a、19 b を介して接続される(図1参照)。この後、所定の処理を施してMOS型トランジスタを完成する。

【0029】上記実施の形態1では、保設膜23をゲー ト包極16を配って、隣接するドレイン側の基板13表 面に渡って形成した状態で、サリサイド技術を用いてシ リサイド暦19a、19bを形成する。このためドレイ ン側の基板13表面に形成されるシリサイド唇19b は、所定の離間距離でゲート電極16から離間し、この 雕問距離は、保段膜23の基板13表面での端部位置に よって決定される。また、ソース領域18aおよびドレ イン領域18b形成のためのイオン注入の際、ゲート電 極16上から隣接するドレイン側の基板13表面に渡っ て形成されたレジスト・パターン26を注入マスクに用 いる。このためドレイン領域18ヵは、レジスト・パタ ーン26の基板13姿面での端部位置によって決定され る離間距離だけ、ゲート電極16から離間して形成され る。さらに、レジスト・パターン26の基板13表面で の端部位配は、保段膜23の端部位置よりも、ゲート電 極16に近いものであるため、ドレイン領域18b裏面 のシリサイド暦19bが、ドレイン領域18bよりもさ らにゲート電極16から確間した位置に形成されたオフ セット樽造のMOS型トランジスタが容易に製造でき

【0030】サリサイド技術によって形成されるシリサイドだ別19は、設計上の所望の寸法より若干拡がって形成されるものであるが、上述した様に、ドレイン領域18bよりもさらにゲート電極16から離間させ上のマンが十分に取れる。このため、シリサイドを別していまり、シリサイドを別に取れる。このため、シリサイドを別に取れる。このため、シリサイドを別に取りなった。カート・ドレイン領域18なく、オフセットが表によるが果を損なったとはなく、オフセットが技術ではよるではない。これにより、オフセットが技術ではよるで、オフセットが技術ではよるがよいではない。これにより、オフセットが技術ではよるで、カート・ドレイン間が正の向上と、サリサイドな領域18なったドレイン間がほける。カート・ドレイン間が表が表が得られる。

【0031】なお、上記実施の形態1では、シリサイド 配19を形成した後、ソース・ドレイン領域18a、18bを形成したが、レジスト・パターン26を用いてイオン注入によりソース・ドレイン領域18a、18bを形成した後に、保護膜23を用いてサリサイド技術によりシリサイド配19を形成しても良く、同様の効果を奏する。

【0032】また、上記実施の形態1では保設膜23にSiO.膜23aを用いたが、SiN、SiON等他の 絶縁膜を用いても良い。また、シリサイド配19におい ても、Coの代わりにTi、Ni等他の高融点金属をシ

40

【0033】 実施の形態2. 次に、この発明の実施の形態2を図について説明する。図11は、この発明の実施の形態2によるMOS型トランジスタの構造を示す断面図である。図11に示す様に、上記実施の形態1によるMOS型トランジスタにおいて、ゲート電極16上にもシリサイド層19cを形成したものである。

【0034】この様に榾成されるMOS型トランジスタの製造方法を図12~図20に基づいて以下に示す。まず、上記実施の形態1と同様に、基板13にフィールド絶級膜14を形成した後、ゲート絶録膜15、ポリシリ 10コンから成るゲート電極16、およびサイドウォールスペーサ17を形成する(図12)。次に、全面に例えばSiOi膜27aを形成した後(図13)、その上の全面にホトレジスト膜28を形成し、ホトリソグラフィ技術によりパターン化する(図14)。このレジスト・パターン28をマスクとして下地のSiOi膜27aをエッチングして、ゲート電極16端部から所定の幅に渡って基板13上に、ゲート電極16端部から所定の幅に渡って基板13上に、ゲート電極16端部から所定の幅に渡って基板13上に、ゲート電極16端部から所定の幅に渡って基板13とで形成する。その後、ホトレジスト膜2 208を除去する(図15)。

【0035】次に、全面にCo膜25を形成し(図16)、その後、基板13にRTA処理を施すことにより、シリコン上のCo膜25と下地のシリコンとを反応させシリサイド配19に変成させる(図17)。この後、未反応のCo膜25を、例えばH,O,処理により除去した後、統いて、保段膜27を除去する。これにより、ゲート電極16の両側で、表面に保段膜27が形成されていなかった基板13シリコン上とポリシリコン膜から成るゲート電極16上とにシリサイド配19a、19b、19cが形成される(図18)。

【0036】次に、上紀実施の形態1と同様にレジスト・パターン26をマスクとしてイオン注入法によりソース領域18aおよびドレイン領域18bを形成する。このとき、レジスト・パターン26は、ゲート電極16上から隣接するドレイン側の基板13表面に渡って形成での場所を開発するドレイン側の基板13表面に渡って形の場所を開発を表面での端部位置は、前工程のシリサイド層19形成時に用いた保設膜27の一方の端部位置よりも、ゲート電極16に近いものである(図19)。この後、上記実施の形態1と同様に、ホトレジスト膜26を除去した後(図20)、層間絶縁膜20、コンタクトホール21、電極配線層22を順次形成し(図11参照)、所定の処理を施してMOS型トランジスタを完成する。

【0037】上記実施の形態2では、ゲート電極16に 隣接するドレイン側の基板13上に、ゲート電極16端 部から所定の幅に渡って基板13表面が超出しない様に 保段膜27を形成した状態で、サリサイド技術を用いて シリサイド月19a、19b、19cを形成する。この ため、上記実施の形態1と同様のシリサイド月19a、 19 bと、さらにゲート電極16上にもシリサイド 回19 c が形成される。この様に、ゲート電極16上にも低抵抗なシリサイド 回19 c を形成するため、ゲート電極16の低抵抗化、およびゲート 電極16へのコンタクト抵抗の低減化が図れ、回路の高速化が一層進む。

【0038】なお、上記実施の形態1と同様にこの実施の形態においても、シリサイド層19の形成とソース・ドレイン領域18a、18bの形成とは形成の順序を逆にしても良く、保顧膜27の材料およびシリサイド層1 9の材料についても、他の絶数膜および他の高融点金属をシリサイド化させたものでも良い。

【0039】実施の形態3.次に、この発明の実施の形態3を図について説明する。図21は、この発明の実施の形態3によるMOS型トランジスタの构造を示す断面図である。図21に示す様に、上記実施の形態1にをポリサイド構造、すなわちポリシリコン膜16aとシリサイド構造、すなわちポリシリコン膜16aとシリサイド層16bとの二層構造にしたものである。上記実施の形態1における製造方法で、ゲート電極16bを形成積層してからパターニングすることによりポリサイド构造にする。このゲート電極16の製造方法および构造に外の形態と同様である。

【0040】この実施の形態3では、ゲート電極16をポリサイド构造にすることによって、上記実施の形態2と同様に、低抵抗なシリサイド配16 Dをゲート電極16にも形成するため、ゲート電極16の低抵抗化、およびゲート電極16へのコンタクト抵抗の低減化が図れ、回路の高速化を一層進めることができる。さらに、サリサイド技術に比べ、短いゲート長であっても安定して低抵抗なシリサイド層16 Dが形成できるため、上配効果が倡頼性良く確実に得られる。

【0041】実施の形態4、上記実施の形態1~3では、ゲート電極16をドレイン領域18bと随間させて形成したオフセット構造のMOS型トランジスタを示したが、ゲート電極16をソース領域と随間させたオフセット構造でサリサイド技術を用いたMOS型トランジスタの例を以下に示す。ところで、半導体築和回路装置においては、消費電力を下げるため、例えば5V→3.3Vに母源電圧を下げることが行われている。ところが周辺機器等で低電圧化されない回路装置が残存する場合には、例えば5Vの外部信号をそのまま受け取ることのできる入出力バッファが必要となる。

【0042】そこで、図22の回路図に示す様にトランジスタのソース電極側に抵抗29を挿入することにより、低電圧化されずに5Vのまま入力されてもトランジスタに5Vが直接印加されない様に構成すれば良い。図23は2電源対応の入出力バッファを构成する半導体装置の构造を示す断面図である。図に示す様に3.3V動作領域には、ソース・ドレイン領域30がゲート電板1

6の両側に近接したMOS型トランジスタ31が形成さ れ、5V助作領域には、ソース・ドレイン領域32a、 32 b のうちソース領域 32 a がゲート電極 16 と離間 したオフセット梢造のMOS型トランジスタ33が形成 される。またソース・ドレイン領域30、32a、32 b表面にはそれぞれサリサイド技術によりシリサイド

招 34c、34a、34bが形成され、特に、MOS型ト ランジスタ 3 3 のソース領域 3 2 a 表面のシリサイド層 34aは、ソース領域32aと比べて、ゲート銀板16 からはさらに離間して形成される。

【0043】この様に构成される半導体装置の製造方法 は、上記実施の形態1によるMOS型トランジスタの製 造方法において、ソース側とドレイン側とを反伝させれ ば良く、またそのときMOS型トランジスタ31の領域 には、保収膜23のパターンやレジスト・パターン26 を形成しないで、サリサイド工程やイオン注入工程を施 すことにより、オフセット榕造のMOS型トランジスタ 33と通常のMOS型トランジスタ31とを同時に容易 に製造できる。

【0044】この実施の形態では、5V助作領域のMO S型トランジスタ33をソース領域32aとゲート電極 16とを離間したオフセット構造としたため、ゲート電 極16とソース領域32aとの間の基板13が寄生抵抗 案子の役割を果たし、トランジスタに 5 V が直接印加さ れない。またソース領域32a表面のサリサイド技術に よるシリサイド尼34aを、ソース領域32aよりもさ らにゲート電極16から健間させる様に形成することに より、製造上のマージンが十分に取れ、シリサイド層3 4 aがソース領域32 a 表面から基板13上にまで拡が って形成されることはない。これにより、オフセット概 30 造による、ソース電極側の寄生抵抗棄子内蔵の効果を損 なうことなく、サリサイド技術による、コンタクト抵抗 の低減およびソース・ドレイン領域32a、32bの低 抵抗化の効果が得られる。

【0045】なお、この場合も上記実施の形態2または 3を適用して、ゲート意極16要面にもサリサイド技術 によるシリサイド層を形成するか、あるいはゲート電極 16をポリサイド構造にしても良い。

【0046】また、上記実施の形態1~4はソース領域 あるいはドレイン領域がゲート電極と離間したものを示 40 したが、ソース領域およびドレイン領域の双方がそれぞ れ所定の離間距離でゲート電極16と離間し、サリサイ ド技術によりソース領域およびドレイン領域の表面に、 それらよりさらにゲート電極16から腱間させてシリサ イド層を形成したMOS型トランジスタを構成しても良

【0047】実施の形態5.次に、この発明の実施の形 態5を図について説明する。図24は、この発明の実施 の形態 5 によるMOS型トランジスタの枠造を示す断面

は上記実施の形態1と同じものであり、35aおよび3 5 b はゲート包極 1 6 の左右両側に形成されたソース領 域およびドレイン領域で、ゲート電極16がドレイン領 域35bと所定の寸法雕問したオフセット構造である。 また、36はゲート色極16のソース領域35a側の側 壁に形成された、第2のサイドウォールスペーサとなる サイドウォールスペーサ(以下、ソース側サイドウォー ルと称す)、37はゲート電枢16のドレイン領域35 b側の側壁に、ソース側サイドウォール36よりも厚い 10 幅に形成された、同じく第2のサイドウォールスペーサ となるサイドウォールスペーサ(以下、ドレイン側サイ ドウォールと称す)、38はゲート穏極およびソース・ ドレイン領域35a、35bの表面に形成されたシリサ イド層である。

【0048】このように构成されるMOS型トランジス タの製造方法を図25~図32に基づいて以下に示す。 まず、上記実施の形態1と同様に、基板13にフィール ド絶縁膜14を形成した後、ゲート絶縁膜15、さらに ポリシリコンから成るゲート電極16を形成する。その 後、全面に第1の絶缺膜として、例えばSiO.膜39 を約0.1~0.15μmの膜厚に形成する(図2 5).

【0049】次に、SIO,膜39に、例えばRIEに よる全面エッチバックを施して、ゲート電極16両側の 側壁に、第1のサイドウォールスペーサとしてサイドウ オールスペーサ 3 9 a 、 3 9 b を約 0 . 1 μ m 程度の幅 に形成する。統いて、ゲート包極16およびサイドウォ ールスペーサ39a、39bを包って全面に、第2の絶 緑膜として、例えばSiO<sub>I</sub>膜40を約0、1 $\mu$ m $\sim$ 0. 2 μmの膜厚に形成する。その後、SiO.膜40 上の全面にホトレジスト膜41を形成し、ホトリソグラ フィ技術によりパターン化して、ゲート電極16形成領 域上からドレイン領域35b側の基板13領域上に延在 するレジスト・パターン41を形成する(図26)。 【0050】次に、レジスト・パターン41をマスクと して、下地のSiO. 膜40を、約20~30nmの膜 厚になるまで等方性エッチングによりエッチング除去す る(図27)。その後、ホトレジスト膜41を除去した 後(図28)、例えばRIEによる全面エッチバックを 施して、ゲート電極 16の側壁に約0.1μm程度の幅 のソース側サイドウォール36と約0.15~0.2μ mの幅のドレイン側サイドウォール37とを形成する (図29)。

【0051】次に、全面にCo膜42を形成し(図3 0)、その後、基板13にRTA処理を施すことによ り、シリコン上のCo膜42と下地のシリコンとを反応 させシリサイド層38に変成させる。この後、未反応の Co膜42を、例えばH,O,処理により除去する(図3 1) ・次に、基板13上からイオン注入法により不純物 図である。図において、13~16、および20~22 50 注入を行い、その後熱処理により不純物を拡散してソー

ス領域35aおよびドレイン領域35bをサイドウォール36、37が形成されたゲート電極16の外側の基板13に形成する(図32)。この後、上記実施の形態1と同様に、招間絶縁膜20、コンタクトホール21、電極配線配22を順次形成し(図24参照)、所定の処理を施してMOS型トランジスタを完成する。

【0052】上記実施の形態5では、まずゲート管極166両側の側壁に約 $0.1\mu$ m程度の幅のサイドウォールスペーサ39a、39bを形成し、これらのサイドウォールスペーサ39a、39bの外側に、さらにSiO、膜40を異方性エッチングしてできるサイドウォールのを形成し、ソース側サイドウォール36については、その領域であらかとがイドウォール36については、その領域であらかが大力オール36については、その領域であらかが大力オール36については、その領域であらかが大力オール36については、サイドウォール36についるため、サイドウォール36についてはその領域の5i0、膜40は、等方性エッチングの際、レジストパターン41で和われてエッチングされないため、約0.15~ $0.2\mu$ mの厚いサイドウォール組となる。

【0053】また、上記のようなソース側サイドウォール36およびドレイン側サイドウォール37の形成により、その後にサリサイド技術によりシリサイド周38を形成する際、ゲート電極16とソース・ドレイン領域35a、35bとが短絡するのが防止できる。また、このシリサイド周38の形成により、コンタクト抵抗の低減、およびゲート電極16、ソース・ドレイン領域35a、35bの低抵抗化の効果が得られる。さらに、ソース側サイドウォール36は幅が約0.1μm程度の初い、コース側サイドウォール36は幅が約0.1μm程度のであり、ソース領域35aは拡散によってゲート電極16方向へも若干拡がって形成されるため、ソース領域35aとゲート電極16との離間による寄生抵抗の増大が防止できる。

【0054】ドレイン側サイドウォール37は、幅が約  $0.15 \sim 0.20 \mu$ mの厚いものであるため、ゲート 電極16とドレイン領域35bとが離間したオフセット 构造となり、ゲート・ドレイン間耐圧が向上する。ま た、ゲート電極16とドレイン領域35bとの離間寸法 は、約0.20μm程度を越えると、寄生抵抗が大きく なりすぎてトランジスタの駆動性能が低下するものであ る。通常、ホトリソグラフィ技術を用いたものでは、 0. 2μm以下の寸法制御は信頼性の低いものである が、上記実施の形態5では、510:膜40の膜厚によ ってドレイン側サイドウォール37の幅を自己整合的に 決定するため、微細寸法で信頼性良く容易に制御でき、 これによって、ゲート電極16とドレイン領域35bと の难問寸法も同様に制御できる。このように、ドレイン 側サイドウォール37を、その幅を約0、20μm程度 を越えないように制御すると、トランジスタの良好な駋 50 動性能を保ちながら、ゲート・ドレイン間耐圧の向上したオフセット構造のMOSトランジスタが得られる。

【0055】なお、この実施の形態においても、シリサイド局38の形成と、ソース・ドレイン領域35a、35bの形成とは形成の順序を逆にしても良く、第1の絶録膜39、第2の絶録膜40、およびシリサイド層38の材料についても他の絶縁膜および他の高融点金属をシリサイド化させたものでも良い。

【0056】また、上記実施の形態では、ソース側サイドウォール36を、その幅を約0.1μm程度にして、ソース領域35aとゲート電極16とがほとんど確間しないものとしたが、ソース側サイドウォール36の幅をドレイン側サイドウォール37の幅よりも符くすることによって、ソース領域35aとゲート電極16との腱間寸法が、ドレイン領域35bとゲート電極16との腱間寸法より小さいオフセット枠造のMOS型トランジスタとしても良い。

【0057】また、この実施の形態で示したオフセット 構造のMOS型トランジスタのソース側とドレイン側と を反伝させて、上記実施の形態4で示した2電源対応の 入出力パッファに適用させることもできる。

【0058】実施の形態6.次に、この発明の実施の形態6を図について説明する。図33は、この発明の実施の形態6によるMOS型トランジスタの構造を示す断面図である。図において、13~16、および20~22は上記実施の形態1と同じものであり、43aおよび43bはゲート電極16の左右両側に形成された高温度拡散層から成るソース領域およびドレイン領域で、このドレイン領域43bはゲート電極16と所定の寸法段間し、その間に低温度拡散層から成るLDD領域44がドレイン領域43bに隣接して形成される。

【0059】また、45aはゲート電極16のソース領域43a側の側壁に形成された、サイドウォールスペーサ(以下、ソース側サイドウォールと称す)、45bはゲート電極16上から、ゲート電極16の側面を覆ってドレイン領域43b側の基板13上の所定領域に延在でした絶縁膜パターン、46はシリサイド層、46b、46cは、ソース領域43aおよびドレイン領域43bの表面にそれぞれ形成されたシリサイド層である。

【0060】図33に示すように、ソース43aはシングル枠造、ドレイン43b、44はLDD枠造であり、ゲート包極16のソース側にはソース側サイドウォール45aが、ドレイン側には絶縁膜パターン45bが形成される。この絶縁膜パターン45bはゲート電極16上から、ゲート電極16端部から約0.15~0.20μmの位置のドレイン領域43b側の基板13上までの領域に形成される。また、高浪度のドレイン領域43b

0 は、絶縁膜パターン45bの外側の基板13に、LDD

10

領域44は絶縁膜パターン45bの下層の基板13に形成される。

【0061】このように构成されるMOS型トランジスタの製造方法を図34~図40に基づいて以下に示す。まず、上配実施の形態1と同様に、基板13にフィールド絶縁膜14を形成した後、ゲート絶縁膜15、さらにポリシリコンから成るゲート電極16を形成する。その後、全面に絶縁膜として例えばSiO:膜45cを、例えば約0.1~0.15 $\mu$ mの膜厚に形成する(図34)。

【0062】次に、SiO, 腹 45c 上の全面にホトレジスト 膜 47 を形成し、ホトリソグラフィ技術によりパターン化して、ゲート 電極 16 形成領域上からドレイン領域 43 b 側の基板 13 領域上に延在するレジスト・パターン 47 を形成する(図 35)。このレジスト・パターン 47 をマスクとして、下地の5i O, 膜 45c を、例えば RI Eによりエッチングし、ゲート電極 16 のソース領域 43a 形成予定側の側壁にソース側サイドウォール 45a を約  $0.1 \mu$  m程度の幅に形成する(図 36)。

【0063】この後、ホトレジスト膜47を除去すると、ゲート電極16上から、ゲート電極16の側面を取ってドレイン領域43b側の基板13上に延在する絶機膜パターン45bが残存される。この絶縁膜パターン45bはその基板13上の端部が、ゲート電極16端部から約0.15~0.20μmの位配に来るように配設される(図37)。次に、全面にCo膜42を形成し(図38)、その後、基板13にRTA処理を施すことにより、シリコン上のCo膜42と下地のシリコンとを反応させシリサイド配46に変成させる。この後、未反応の30Co膜42を、例えばH、O、処理により除去する(図39)。

【0064】次に、基板13上からイオン注入法により、例えばリンをエネルギー;100~150keV、注入母:1×10''~1×10''/cm'で注入する不純物注入を行い、その後熱処理により不純物を拡散して、ソース側サイドウォール45aの外側の基板13にドレイン領域43bを形成する。この時絶縁との下型の基板13にも、同時に、低級との下型の基板13にも、同時に、低級と、例えばリン設度:10''~10''/cm'のLDD領域44がドレイン領域43bと隣接して形成される(図40)。この後、上記実施の形態1と同様に、配間絶縁限20、コンタクトホール21、電極配線層22を順次形成し(図33参照)、所定の処理を施してMOS型トランジスタを完成する。

【0065】上記実施の形態6では、絶縁膜パターン45bを、ゲート電極16上からドレイン領域43b側の基板13上に延在させ、この絶縁膜パターン45bとソース側サイドウォール45aとゲート電極16とをマス50

クとしてイオン注入によりソース・ドレイン領域43 a、43 bおよびLDD領域44を形成する。すなわ 5、LDD領域44は絶縁膜パターン45 bを介して、 基板13上から注入された不純物による拡散層で、その 辺度は、絶縁膜パターン45 bの膜厚とイオン注入の際 のエネルギーとの条件を最適化することにより所望の値 に設定することができる。

【0066】また、このような設度制御が可能なLDD 領域44が、一度のイオン注入でソース・ドレイン領域43a、43bと同時に形成でき、製造が容易である。このため、ドレイン領域43bとゲート電極16との間の基板13における寄生抵抗が、LDD領域44の設度を制御することによって、容易に制御できる。従って寄いる。以一ス領域43b側では上記実施の形態5と同様にトランジスタの良好な駆動性能を保ちながら、ゲート・ドレイン間耐圧が向上したMOS型トランジスタが得られる。

【0067】また、絶縁膜パターン45 bは、イオン注 20 入の際の注入マスクとして実質有効となるゲート電極1 6端部から外側の領域だけでなく、ゲート電極16上から大きく形成しているため、製造上のマージンが大きくなって、ゲート包極16とドレイン領域43 bとの離間寸法が、微細寸法で制御し易くなり、寄生抵抗の制御性がさらに向上する。

【0068】さらに、サリサイド技術を用いたシリサイド 
ド 
日46の形成により、コンタクト抵抗の低減およびゲート 
で 
日43bの 
低抵抗化の効果を併せて有することができる。

【0069】なお、この実施の形態においても、シリサイド層46の形成と、ソース・ドレイン領域43a、43bの形成とは形成の順序を逆にしても良く、絶録膜45およびシリサイド層46の材料についても、他の絶録膜および他の高融点金属をシリサイド化させたものでも良い。

【0070】また、電極配線問22をゲート電極16上に接続するのに、シリサイド層46a形成領域内で接続すると、ゲート電極16と電極配線問22とのコンタクト抵抗の低減化がさらに図れる。

0 【0071】さらにまた、この実施の形態で示したMO S型トランジスタのソース側とドレイン側とを反伝させて、上記実施の形態4で示した2電源反応の入出カバッファに適用させることもできる。

[0072]

【発明の効果】以上の様にこの発明によると、ソース・ドレイン領域の少なくとも一方をゲート電極と離間し、当該ソース・ドレイン領域表面のサリサイド技術によるシリサイド層を、当該ソース・ドレイン領域よりもさらにゲート電極から降間したため、ゲート電極がオフセット構造であることの効果を損なうことなく、サリサイド

技術によるコンタクト抵抗の低減、およびソース・ドレイン領域の低抵抗化が図れ、高速で優れた特性を有する 半導体装置が得られる。

【0073】またこの発明によると、ソース領域をゲート電極と近接し、ドレイン領域をゲート電極と確問したため、オフセット构造によるゲート・ドレイン間耐圧の向上と、サリサイド技術によるコンタクト抵抗の低減、およびソース・ドレイン領域の低抵抗化との双方の効果を併せ持つ、高速で優れた特性を有する半導体装置が得られる。

【0074】またこの発明によると、ソース領域をゲート包極と確問し、ソース領域表面のサリサイド技術によるシリサイド厄を、ソース領域よりもさらにゲート電極から確問したMOS型トランジスタを、外部信号を受け取る入出カバッファ内に配設したため、ソースの極側に寄生抵抗衆子が内蔵されて、低電圧化されていない外部信号を受け取ることが可能で、しかもサリサイド技術によるコンタクト抵抗の低減、およびソース・ドレイン領域の低抵抗化が図れ、高速で優れた特性を有する半導体装置が得られる。

【0075】またこの発明によると、ゲート色極衰面にも、サリサイド技術によるシリサイド 危を形成したため、ゲート電極の低抵抗化、およびゲート 包極へのコンタクト抵抗の低酸化が図れ、半導体装配の高速化を一層進めることができる。

【0076】またこの発明によると、ゲート電極をポリシリコン膜とシリサイド層とが和層して堆和された二層 構造としたため、短いゲート長であっても安定して低抵 抗なシリサイド層をゲート電極に形成でき、ゲート電極 の低抵抗化、およびゲート電極へのコンタクト抵抗の低 30 減化の効果を信頼性良く確実に得られる。

【0077】またこの発明によると、ドレイン領域側のサイドウォールスペーサを、ソース領域側のサイドウォールスペーサを、ソース領域側のサイドウォールスペーサよりも厚い幅に形成したため、ソース 登極側の奇生抵抗の増大の防止と、ゲート・ドレイン間耐圧の向上とが図れ、しかもサリサイド技術によるコンタクト抵抗の低減と、ゲート電極およびソース・ドレイン領域の低抵抗化とを同時に図ることができる、高速で優れた特性を有する半導体装置が得られる。

【0078】またこの発明によると、ドレイン領域側のサイドウォールスペーサを、約0.2μm程度を越えない寸法の幅で形成したため、トランジスタの良好な駆効性能を保ちながらゲート・ドレイン間耐圧の向上が図れ半導体装置の特性が一層向上する。

【0079】またこの発明によると、ソース領域側のサイドウォールスペーサを、約0.1 μ m程度の寸法の幅で形成したため、ソース電極側の寄生抵抗の増大が確実に防止でき、半導体装置の特性が一層向上する。

【0080】またこの発明によると、ソース領域側のサイドウォールスペーサをドレイン領域側のサイドウォー 50

ルスペーサよりも厚い幅に形成したMOS型トランジスタを、外部信号を受け取る入出力バッファ内に配設しため、ソース電極側に寄生抵抗索子が内蔵されて、低電圧化されていない外部信号を受け取ることが可能で、しかもサリサイド技術によるコンタクト抵抗の低減と、ゲート電極およびソース・ドレイン領域の低抵抗化とを同時に図ることができる、高速で優れた特性を有する半導体装置が得られる。

【0081】またこの発明によると、ゲート電極のソー10 ス領域側にサイドウォールスペーサを、ドレイン領域側に絶縁限パターンを形成し、ドレイン領域をLDDが進としたため、ソース電極側の寄生抵抗の増大が防らゲートランジスタの良好な駆励性能を保ちながらゲート・ドレイン間耐圧の向上が図れ、しかも電極およびでもよるコンタクト抵抗の低減と、ゲート電極のようによるコンタクト抵抗の低減と、デレイン領域の低抵抗化とを同時に認ることができる、高速で優れた特性を有すると、サイドウォールの発明によると、サイドウォールの発明によると、サイドウォールの発明によると、サイドウォールの発明によると、サイドウォールの発明によると、サイドウォールの発明の寄生抵抗の増大が確実に防止でき、半導体装置の特性が一層向上する。

【0083】またこの発明によると、ゲート電極のドレイン領域側にサイドウォールスペーサを、ソース領域側に絶縁膜パターンを形成し、ソース領域をLDD構造としたMOS型トランジスタを、外部信号を受け取る入出力バッファ内に配設したため、ソース電極側の寄生抵抗が増大して低電圧化されていない外部信号を受け取ることが可能で、しかもサリサイド技術によるコンタクト抵抗の低減と、ゲート電極およびソース・ドレイン領域の低抵抗化とを同時に図ることができる、高速で優れた特性を有する半導体装置が得られる。

【0085】またこの発明によると、ゲート電極と隣接する半導体基板上に、ゲート管極端部から所定の幅に渡って半導体基板表面が郵出しない様に保護膜を形成して、サリサイド技術によりシリサイド層を形成し、レジ

ストマスクを用いたイオン注入により、少なくとも一方 がゲート電極と離間したソース・ドレイン領域を形成 し、しかも上記保護膜の端部位置を上記レジストマスク の端部位置よりもゲート電極から離れた位置としたた め、製造上のマージンが十分に取れることにより、ゲー ト電極と離間して形成されるソース・ドレイン領域表面 のシリサイド間が、下層のソース・ドレイン領域よりも 拡がって形成されるのを防止し、オフセット樽造による 効果と、サリサイド技術によりゲート億極表面とソース ・ドレイン領域表面とにシリサイド層が形成されたこと 10 の製造方法の一工程を示す断面図である。 によるコンタクト抵抗の低波およびゲート色極、ソース ・ドレイン領域の低抵抗化の効果とを併せ持つ、高速で 優れた特性を有する半導体装置を容易に確実に製造でき

【0086】またこの発明によると、ゲート資極両側の 側壁に第1のサイドウォールスペーサを形成した後、そ の上に第2の絶縁膜を形成し、選択的に等方性エッチン グにより、片側の第1のサイドウォール表面の第2の絶 **録膜の膜厚を減少させ、その後全面異方性エッチングし** て、ゲート超極側壁に左右で幅の違う第2のサイドウォ 20 ールスペーサを形成する。このため、ゲート電極とソー ス・ドレイン領域との離間寸法を、微細寸法で信頼性良 く容易に制御でき、高速で優れた特性を有する半導体装 置を容易に確実に製造できる.

【0087】またこの発明によると、ゲート電極の一方 側にサイドウォールスペーサを、他方側に絶縁膜パター ンを形成し、イオン注入により、高適度のソース・ドレ イン領域と絶録膜パターン下層に配設されるLDD領域 とを同時に形成する。このため、ゲート電極とソース・ ドレイン領域との離間寸法における微細寸法での制御性 30 が向上し、また、LDD領域の濃度が信頼性良く容易に 制御できる。これにより、高速で優れた特性を有する半 導体装置を、容易に確実に製造できる。

#### 【図面の簡単な説明】

【図1】 この発明の実施の形態1による半導体装置の 構造を示す断面図である。

【図2】 この発明の実施の形態1による半導体装置の 製造方法の一工程を示す断面図である。

【図3】 この発明の実施の形態1による半導体装置の 製造方法の一工程を示す断面図である。

【図4】 この発明の実施の形態1による半導体装配の 製造方法の一工程を示す断面図である。

【図5】 この発明の実施の形態1による半導体装置の 製造方法の一工程を示す断面図である。

【図6】 この発明の実施の形態1による半導体装置の 製造方法の一工程を示す断面図である。

【図7】 この発明の実施の形態1による半導体装置の 製造方法の一工程を示す断面図である。

【図8】 この発明の実施の形態1による半導体装置の 製造方法の一工程を示す断面図である。

【図9】 この発明の実施の形態1による半導体装置の 製造方法の一工程を示す断面図である。

【図10】 この発明の実施の形態1による半遺体装置 の製造方法の一工程を示す断面図である。

【図11】 この発明の実施の形態2による半導体装置 の构造を示す断面図である。

【図12】 この発明の実施の形態2による半導体装置 の製造方法の一工程を示す断面図である。

【図13】 この発明の実施の形態2による半導体装置

【図14】 この発明の実施の形態2による半導体装置 の製造方法の一工程を示す断面図である。

【図15】 この発明の実施の形態2による半導体装配 の製造方法の一工程を示す断面図である。

【図16】 この発明の実施の形態2による半導体装置 の製造方法の一工程を示す断面図である。

【図17】 この発明の実施の形態2による半導体装置 の製造方法の一工程を示す断面図である。

【図18】 この発明の実施の形態2による半導体装置 の製造方法の一工程を示す断面図である。

【図19】 この発明の実施の形態2による半導体装置 の製造方法の一工程を示す断面図である。

【図20】 この発明の実施の形態2による半導体装置 の製造方法の一工程を示す断面図である。

【図21】 この発明の実施の形態3による半導体装置 の构造を示す断面図である。

【図221 この発明の実施の形態4による半導体装置 の回路図である。

【図23】 この発明の実施の形態4による半導体装置 の构造を示す断面図である。

【図24】 この発明の実施の形態5による半導体装置 の构造を示す断面図である。

【図25】 この発明の実施の形態5による半導体装置 の製造方法の一工程を示す断面図である。

【図26】 この発明の実施の形態5による半導体装置 の製造方法の一工程を示す断面図である。

【図27】 この発明の実施の形態5による半導体装置 の製造方法の一工程を示す断面図である。

【図28】 この発明の実施の形態5による半導体装置 40 の製造方法の一工程を示す断面図である。

【図29】 この発明の実施の形態5による半導体装置 の製造方法の一工程を示す断面図である。

【図30】 この発明の実施の形態5による半導体装置 の製造方法の一工程を示す断面図である。

【図31】 この発明の実施の形態5による半導体装置 の製造方法の一工程を示す断面図である。

【図32】 この発明の実施の形態5による半導体装置 の製造方法の一工程を示す断面図である。

【図33】 この発明の実施の形態6による半導体装置 の構造を示す断面図である。

20

【図34】 この発明の実施の形態6による半導体装置 の製造方法の一工程を示す断面図である。

【図35】 この発明の実施の形態6による半導体装置 の製造方法の一工程を示す断面図である。

【図36】 この発明の実施の形態6による半導体装置 の製造方法の一工程を示す断面図である。

【図37】 この発明の実施の形態6による半導体装置 の製造方法の一工程を示す断面図である。

【図38】 この発明の実施の形態6による半導体装置 の製造方法の一工程を示す断面図である。

[図39] この発明の実施の形態6による半導体装置 の製造方法の一工程を示す断面図である。

【図40】 この発明の実施の形態6による半導体装置 の製造方法の一工程を示す断面図である。

【図41】 従来の半導体装置の構造を示す断面図であ る.


【図42】 従来の別例による半導体装置の構造および 製造方法を示す断面図である。

【図43】 従来の半導体装置の問題点を説明する断面 図である。

【符号の説明】

13 半導体基板、15 ゲート絶縁膜、16 ゲート 電概、16a ポリシリコン膜、16b シリサイド 層、18a ソース領域、18b ドレイン領域、1 9. 19a, 19b, 19c シリサイド層、23 保 護膜. 26 レジストマスクとしてのレジスト・パター ン、27 保護膜、32a リース領域、32b ドレ イン領域、33 MOS型トランジスタ、34a、34 b シリサイド層、35a ツース領域、35b ドレ 10 イン領域、36 第2のサイドウォールスペーサとして のソース側サイドウォール、37 第2のサイドウォー ルスペーサとしてのドレイン側サイドウォール、38 シリサイド層、39 第1の絶縁膜としてのSiO i膜、39a、39b 第1のサイドウォールスペー サ、40 第2の絶縁膜としてのSiO,膜、41 レ ジスト・パターン、43a ソース領域、43b ドレ イン領域、4.4 LDD領域、4.5 a サイドウォー ル、45b 絶縁膜パターン、45c 絶縁膜としての SiO.膜、46,46a,46b,46c シリサイ ド層、47 レジスト・パターン。


【図1】









[233]




[図4]





[図5]



[図6]









[図31] 【図32】 [2333] [2]34] 4Sc: SiOz膜 [23 3 5] [図36] [図37] 【図38】 [図39] [240] 【図41】

【図42】





[図43]

